[发明专利]阵列基板行驱动电路

说明书

本发明涉及一种阵列基板行驱动电路。该电路包括级联的多个阵列基板行驱动单元；所述多个阵列基板行驱动单元包括未与有效显示区的扫描线连接的第一虚拟阵列基板行驱动单元和/或第二虚拟阵列基板行驱动单元，以及与有效显示区的扫描线连接的级联的多个普通阵列基板行驱动单元；第一虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之前，和/或第二虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之后；起始信号(STV)作为上一级的级传信号输入第一虚拟阵列基板行驱动单元，和/或作为下一级的级传信号输入第二虚拟阵列基板行驱动单元。本发明的阵列基板行驱动电路能够将残影行控制于非显示区域以实现异常关机消除残影。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板行驱动电路。

背景技术

阵列基板行驱动(Gate Driver On Array，GOA)电路，是将栅极驱动电路集成在显示面板的阵列基板上，以实现对扫描线(gate line)逐行扫描的一项技术。采用阵列基板行驱动技术，可以显著的减少外接芯片(IC)的使用量，从而降低了显示面板的生产成本以及功耗，并且能够实现显示装置的窄边框化。

但是，现有阵列基板行驱动电路无法满足异常关机快速插黑的需求。异常关机快速插黑，是指当芯片非正常状态下关闭，此时需要将所有扫描线全部打开，快速送入一个黑画面，以避免异常关机出现显示残影。

发明内容

因此，本发明的目的在于提供一种阵列基板行驱动电路，满足异常关机快速插黑的需求。

为实现上述目的，本发明提供了一种阵列基板行驱动电路，包括级联的多个阵列基板行驱动单元；所述多个阵列基板行驱动单元包括未与有效显示区的扫描线连接的第一虚拟阵列基板行驱动单元和/或第二虚拟阵列基板行驱动单元，以及与有效显示区的扫描线连接的级联的多个普通阵列基板行驱动单元；所述第一虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之前，和/或所述第二虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之后；起始信号作为上一级阵列基板行驱动单元的级传信号输入所述第一虚拟阵列基板行驱动单元，和/或起始信号作为下一级阵列基板行驱动单元的级传信号输入所述第二虚拟阵列基板行驱动单元。

其中，设n为自然数，所述级联的多个阵列基板行驱动单元中，第n级阵列基板行驱动单元包括：上拉控制模块，上拉模块，下拉控制模块，下拉模块，全局控制模块，以及复位模块；上拉控制模块用于接收上一级和/或下一级阵列基板行驱动单元的级传信号，控制上拉模块上拉第n级阵列基板行驱动单元的扫描信号输出端的电位；下拉控制模块用于控制下拉模块下拉扫描信号输出端的电位；全局控制模块用于控制扫描信号输出端的电位；复位模块用于复位扫描信号输出端的电位。

其中，所述上拉控制模块包括：

第一薄膜晶体管，其栅极连接第n－2级阵列基板行驱动单元的扫描信号输出端，源极和漏极分别连接正向扫描信号和第一节点；

第二薄膜晶体管，其栅极连接第n+2级阵列基板行驱动单元的扫描信号输出端，源极和漏极分别连接反向扫描信号和第一节点；

第五薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第一节点和低电平信号；

第七薄膜晶体管，其栅极连接高电平信号，源极和漏极分别连接第一节点和作为上拉控制模块的输出端连接上拉模块。

其中，所述上拉模块包括：第九薄膜晶体管，其栅极连接上拉控制模块的输出端，源极和漏极分别连接第n级时钟信号和扫描信号输出端。

其中，所述下拉控制模块包括：

第三薄膜晶体管，其栅极连接正向扫描信号，源极和漏极分别连接第n+1级时钟信号和第八薄膜晶体管的栅极；

第四薄膜晶体管，其栅极连接反向扫描信号，源极和漏极分别连接第n－1级时钟信号和第八薄膜晶体管的栅极；