[发明专利]制造半导体器件的方法

说明书

本发明涉及一种制造半导体器件的方法。以提高的效率制造所述半导体器件。本发明的方法包括通过使电耦合到安装在半导体器件上的半导体芯片的外部端子与耦合到测试电路的探头针的尖端部分相接触，从而电耦合半导体芯片与测试电路，进行电气测试的步骤。探头针具有由基材、形成在其上的镍膜和形成在其上的并由银制成的导电膜组成的尖端部分。导电膜比镍膜厚。

相关申请的交叉引用

将于2017年5月24日提交的日本专利申请No.2017-102552的公开，包括说明书、附图和摘要，通过引用全部并入本文。

技术领域

本发明涉及一种制造半导体器件的技术，特别是涉及一种应用于将测试端子按在半导体器件的外部端子上进行电气测试的步骤的有效技术。

背景技术

日本未审专利申请公开No.2011-202970号(专利文献1)描述了一种在其尖端部分具有由镀膜制成的并用于电子电路的连续性测试的多个粒状突起的探测针。

日本未审专利申请公开No.2008-249449(专利文献2)描述了一种通过将硬质颗粒诸如金刚石(diamond)固定在由通过金属镀钨制成的基材的尖端上而获得的探测针。

日本未审专利申请公开No.2014-81231(专利文献3)描述了一种在其尖端部分具有周期性粗糙表面的探头针(probe pin)。

专利文献1：日本未审专利申请公开No.2011-202970

专利文献2：日本未审专利申请公开No.2008-249449

专利文献3：日本未审专利申请公开No.2014-81231

发明内容

本发明人研究了在包括进行电气测试步骤的制造半导体器件的方法中测试端子的接触稳定性和寿命延长。

在制造半导体器件的方法中，需要提高半导体器件的制造效率。

从这里和附图的描述中，另一问题和新的特征将变得明显。

根据一个实施例的制造半导体器件的方法包括，使电耦合到包括在半导体器件中的半导体芯片的外部端子与耦合到测试电路的测试端子的接触区相接触，从而电耦合半导体芯片和测试电路并执行电气测试的步骤。测试端子的接触区包括基材、形成在基材上的镍膜和形成在镍膜上的并由银制成的导电膜。导电膜比镍膜厚。

一个实施例使得能够提高半导体器件的制造效率。

附图说明

图1是示出本实施例的半导体器件的内部结构的轮廓的透视平面图；

图2是示出图1所示的半导体器件的背面侧的平面图；

图3是沿图1的线A-A截取的横截面图；

图4是示出图1至3所示的半导体器件的制造步骤的工艺流程图；

图5是本实施例的测试装置的插座的示意透视图；

图6是其中装有本实施例的半导体器件的、测试装置的插座的部分放大的不完整的横截面图；

图7是示出本实施例的测试装置的插座所具有的探头针的结构的不完整的横截面图；

图8是图7所示的探头针的尖端部分的放大透视图；

图9是图7的修改例的探头针的尖端部分的放大透视图；

图10是根据第一实施例的探头针的尖端部分的放大横截面图；

图11是研究例1的探头针的尖端部分的放大横截面图；

图12是研究例2的探头针的尖端部分的放大横截面图；