[发明专利]薄膜覆晶封装结构

说明书

一种薄膜覆晶封装结构，包括可挠性基材、多个引脚、二个芯片、缓冲件及封装胶体。多个引脚设置于可挠性基材上，并自芯片接合区内向外延伸。这二个芯片并列设置于芯片接合区内，且分别电性连接这些引脚。各芯片具有主动表面、相对于主动表面的背表面以及连接主动表面与背表面的多个侧表面。这些侧表面包括连接主动表面的短边的短边侧表面。这二个芯片以短边侧表面互相面对而并排设置。缓冲件设置于可挠性基材上且位于这二个芯片之间。封装胶体至少填充于各芯片与可挠性基材之间且覆盖各芯片的这些侧表面。缓冲件通过封装胶体与这二个芯片耦接。

技术领域

本发明涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。

背景技术

由于液晶显示器具有低消耗电功率、薄型量轻、解析度高、色彩饱和度高、寿命长等优点，因而广泛地应用在行动电话、笔记本电脑或台式电脑的液晶屏幕及液晶电视等与生活息息相关的电子产品。为配合液晶显示装置中超高数量的电性信号传输，目前普遍采用卷带自动接合(tape automatic bonding,TAB)技术进行驱动芯片的封装，而薄膜覆晶(chip on film,COF)封装结构便是其中一种应用卷带自动接合技术的封装结构。

随着科技不断的进步，电子产品的功能需求也越来越多，芯片的体积电路密度因此必须不断地提高，液晶显示装置的驱动芯片亦然。液晶显示装置的驱动芯片上的高I/O端点数使得I/O端点的配置集中于芯片主动面上的相对两侧，驱动芯片的外型因此设计成长宽差异颇大的细长型。为能容置更多的I/O端点，驱动芯片的长度也须增长。然而，增长芯片虽然可以增加端点数量，但长度过长的细长型芯片极容易断裂且较难操作，因此，改以两颗并排的芯片来取代一颗加长芯片。但两颗并排的芯片之间没有阻隔物时，可挠性基板弯曲即可能导致两颗并排的芯片互相碰撞挤压。当填充封装胶体于两颗芯片之间作阻隔保护时，又因为两颗芯片之间的位置缺乏支撑，填充于其中的封装胶体固化时产生收缩而导致整个薄膜覆晶封装结构产生于两芯片之间向下而两侧向上的翘曲现象，同样可能导致两颗芯片互相碰撞挤压，进而影响了电子产品的可靠度。

发明内容

本发明提供一种薄膜覆晶封装结构，可避免产生翘曲导致并排两芯片互相碰撞挤压，且可具有较佳的可靠度。

本发明的薄膜覆晶封装结构包括可挠性基材、多个引脚、二个芯片、缓冲件及封装胶体。可挠性基材具有芯片接合区。多个引脚设置于可挠性基材上，并自芯片接合区内向外延伸。这二个芯片并列设置于可挠性基材的芯片接合区内，且分别电性连接这些引脚。各芯片具有主动表面、相对于主动表面的背表面以及连接主动表面与背表面的多个侧表面。这些侧表面包括连接主动表面的短边的短边侧表面。这二个芯片以短边侧表面互相面对而并排设置。缓冲件设置于可挠性基材上且位于这二个芯片之间。封装胶体至少填充于各芯片与可挠性基材之间且覆盖各芯片的这些侧表面。缓冲件通过封装胶体与这二个芯片耦接。

基于上述，本发明的薄膜覆晶封装结构，利用在这二个并排设置的芯片的短边侧表面之间配置缓冲件，以在这二个芯片之间的位置提供阻隔与支撑，再以封装胶体填充于各芯片的短边侧表面与缓冲件之间的区域，以加强固定缓冲件与各芯片之间的相对位置并强化这二个芯片之间的区域的硬度。缓冲件在这二个芯片之间提供了阻隔与支撑，可避免薄膜覆晶封装结构因封装胶体固化收缩产生翘曲而造成这二个芯片互相碰撞挤压。此外，由于缓冲件的设置，减少了这二个芯片之间所填充的封装胶体的量，使得封装胶体的收缩程度随之降低。如此一来，可避免薄膜覆晶封装结构产生翘曲而造成这二个芯片互相碰撞挤压，进而可提高薄膜覆晶封装结构的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是依照本发明一实施例的一种薄膜覆晶封装结构的示意图。

图1B是图1A的薄膜覆晶封装结构沿A-A’的剖面示意图。

图2A是依照本发明另一实施例的一种薄膜覆晶封装结构的示意图。