[发明专利]SRAM存储单元

说明书

本发明公开了一种SRAM存储单元，由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及两个N型传输管组成。本发明能够抵抗软错误，且快速进行读写。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种SRAM(静态随机存取存储器)存储单元。

背景技术

集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应导致的单粒子翻转(SEU)带来的软错误。

软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。

近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子多位翻转成为软错误的一个重要来源。

发明内容

本发明要解决的技术问题是提供一种SRAM存储单元，能够抵抗软错误，且快速进行读写。

为解决上述技术问题，本发明的SRAM存储单元由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及两个N型传输管组成；

第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极与第二PMOS晶体管的漏极相连接，其连接的节点记为Q,第二PMOS晶体管的栅极与第一PMOS晶体管的漏极相连接，其连接的节点记为A，形成第一组P型交叉耦合锁存器结构；

第三PMOS晶体管的源极和第四PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的漏极相连接，其连接的节点记为B,第四PMOS晶体管的栅极与第三PMOS晶体管的漏极相连接，其连接的节点记为QN，形成第二组P型交叉耦合锁存器结构；

第二NMOS晶体管的漏极和第三NMOS晶体管的栅极与节点Q相连接，第三NMOS晶体管的漏极和第二NMOS晶体管的栅极与节点QN相连接，第二NMOS晶体管的源极和第三NMOS晶体管的源极接地，形成第一组N型交叉耦合锁存器结构；

第一NMOS晶体管的漏极和第四NMOS晶体管的栅极与节点A相连接，第四NMOS晶体管的漏极和第一NMOS晶体管的栅极与节点B相连接，第一NMOS晶体管的源极和第四NMOS晶体管的源极接地，形成第二组N型交叉耦合锁存器结构；

第五NMOS晶体管的漏极与位线BL相连接，其栅极与字线WL相连接，其源极与节点Q相连接；

第六NMOS晶体管的漏极与位线BLB相连接，其栅极与字线WL相连接，其源极与节点QN相连接；

第五NMOS晶体管和第六NMOS晶体管为传输管。

由图2所示的波形图可知，本发明的SRAM存储单元电路的写0、读0、写1、读1功能均为正常，当有软错误发生在存储单元的各个节点时，单元不会发生翻转，且各节点仍然保持各自的正常存储值。因此，本发明能够有效抵抗软错误，并且具有快速进行读写的功能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是SRAM存储单元一实施例原理图；

图2是图1所示SRAM存储单元基本功能以及抗软错误波形图。

具体实施方式

结合图1所示，所述SRAM存储单元在下面的实施例中，由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及两个N型传输管组成，构成了一种新型十管四交叉耦合抗软错误SRAM存储单元，且具有快速读写的功能。