[发明专利]包括不同类型的存储器单元的集成电路器件有效
| 申请号: | 201810466873.X | 申请日: | 2018-05-16 |
| 公开(公告)号: | CN109003977B | 公开(公告)日: | 2023-08-22 |
| 发明(设计)人: | 李吉镐;高宽协;金泓秀;林濬熙;田昌勳 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H10B69/00 | 分类号: | H10B69/00 |
| 代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 刘培培;黄隶凡 |
| 地址: | 韩国京畿道水*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 包括 不同类型 存储器 单元 集成电路 器件 | ||
1.一种集成电路器件,其特征在于,包括:
衬底,包括闪速存储器区及可变电阻存储器区;
闪速存储器单元晶体管,包括与所述衬底的所述闪速存储器区交叠的单元栅极电极;
可变电阻元件,与所述衬底的所述可变电阻存储器区交叠;以及
选择晶体管,包括设置在所述衬底的所述可变电阻存储器区中的选择源极/漏极区,所述选择源极/漏极区电连接到所述可变电阻元件,
其中所述衬底包括面对所述单元栅极电极及所述可变电阻元件的上表面,且所述衬底的上表面从所述闪速存储器区连续地延伸到所述可变电阻存储器区,
其中所述可变电阻元件在垂直于所述衬底的所述上表面的方向上与所述闪速存储器单元晶体管不交叠。
2.根据权利要求1所述的集成电路器件,其特征在于,所述衬底的所述闪速存储器区及所述可变电阻存储器区构成一体结构。
3.根据权利要求1所述的集成电路器件,其特征在于,还包括在所述可变电阻元件的一侧上延伸的包封层,
其中所述包封层从所述可变电阻元件的所述一侧连续地延伸到所述闪速存储器区上并与所述闪速存储器单元晶体管交叠。
4.根据权利要求3所述的集成电路器件,其特征在于,在平面图中,所述包封层包围所述可变电阻元件的所述一侧。
5.根据权利要求4所述的集成电路器件,其特征在于,所述包封层包含氮化物。
6.根据权利要求1所述的集成电路器件,其特征在于,所述可变电阻元件的下表面高于所述单元栅极电极的上表面。
7.根据权利要求6所述的集成电路器件,其特征在于,所述单元栅极电极包括垂直地堆叠在所述衬底的所述闪速存储器区上的多个单元栅极电极,且
其中所述可变电阻元件的下表面高于所述多个单元栅极电极中的最上的一个单元栅极电极的上表面。
8.根据权利要求1所述的集成电路器件,其特征在于,还包括外围晶体管,所述外围晶体管被配置成产生用于操作所述闪速存储器单元晶体管的信号且包括设置在所述衬底中的外围源极/漏极区。
9.根据权利要求1所述的集成电路器件,其特征在于,所述闪速存储器单元晶体管包括设置在所述衬底的所述闪速存储器区中的单元源极/漏极区。
10.一种集成电路器件,其特征在于,包括:
衬底,包括闪速存储器区及可变电阻存储器区;
闪速存储器单元晶体管,包括与所述衬底的所述闪速存储器区交叠的单元栅极电极;
沟道结构,穿透所述单元栅极电极;
位线,设置在所述闪速存储器单元晶体管上且连接到所述沟道结构;
可变电阻元件,与所述衬底的所述可变电阻存储器区交叠;
选择元件,被配置成控制流过所述可变电阻元件的电流;以及
层间绝缘层,连续地延伸至与所述闪速存储器单元晶体管及所述选择元件二者交叠,
其中所述可变电阻元件设置在所述位线与所述闪速存储器单元晶体管之间的水平高度处。
11.根据权利要求10所述的集成电路器件,其特征在于,所述可变电阻元件的下表面高于所述单元栅极电极的上表面。
12.根据权利要求10所述的集成电路器件,其特征在于,还包括在所述可变电阻元件的一侧上延伸的包封层,
其中所述包封层从所述可变电阻元件的所述一侧连续地延伸到所述闪速存储器区上并与所述闪速存储器单元晶体管交叠。
13.根据权利要求12所述的集成电路器件,其特征在于,在平面图中,所述包封层包围所述可变电阻元件的所述一侧。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810466873.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其形成方法
- 下一篇:存储器的制备方法及存储器





