[发明专利]具有片内终结电路的非易失性存储器和包括其的存储器件

说明书

非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。

相关申请的交叉引用

本申请要求于2017年5月16日在美国知识产权局提交的美国专利申请第62/506,641号以及于2017年9月20日在韩国知识产权局提交的韩国专利申请第10-2017-0121313号的权益，其公开内容通过引用整体并入本文。

技术领域

本发明构思涉及一种存储器器件，并且更具体地涉及包括片内终结(在下文中称为“ODT”)电路的非易失性存储器，包括该非易失性存储器的存储器件以及操作该存储器件的方法。

背景技术

存储器件可以包括非易失性存储器和被配置为控制非易失性存储器的控制器。非易失性存储器和控制器之间的通信可以在比包括诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)之类的高速存储器的存储器系统中执行的通信相对更低的操作频率下执行。因此，非易失性存储器和控制器之间的信号质量(例如，信号完整性)不是存储器件整体性能的关键因素。然而，近来，存储器件的高速操作成为必需，为了提高包括存储器器件的计算系统或移动通信系统的整体性能，信号完整性已经成为存储器件的更重要的因素。

发明内容

根据本发明构思的示例性实施例，提供了一种非易失性存储器(NVM)器件。NVM器件包括数据引脚、控制引脚、片内终结(on-die termination,ODT)引脚以及共同连接到数据引脚和控制引脚的多个NVM存储器芯片。NVM芯片中的第一NVM芯片包括ODT电路。第一NVM芯片基于通过控制引脚接收的控制信号和通过ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路对数据引脚执行ODT，并在ODT读取模式期间使用ODT电路对控制引脚执行ODT。

根据本发明构思的示例性实施例，提供了一种非易失性存储器(NVM)器件。该NVM器件包括数据引脚、控制引脚、第一片内终结(ODT)引脚、第二ODT引脚以及共同连接到数据引脚和控制引脚的多个NVM存储器芯片。NVM芯片中的第一NVM芯片包括ODT电路。第一NVM芯片基于通过第一ODT引脚接收的第一ODT信号和通过第二ODT引脚接收的第二ODT信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路对数据引脚执行ODT，并在ODT读取模式期间使用ODT电路对控制引脚执行ODT。

根据本发明构思的示例性实施例，提供了一种非易失性存储器(NVM)装置。NVM器件包括数据引脚、第一控制引脚、第二控制引脚以及共同连接到数据引脚和第一控制引脚的多个NVM存储器芯片。第一NVM芯片基于通过第一控制引脚接收的第一控制信号和通过第二控制引脚接收的第二控制信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路来对数据引脚执行ODT，当第一控制信号为读取使能信号时，使用ODT电路在ODT读取模式期间对第一控制引脚执行ODT，并且当第一和第二控制信号指示是否将对数据引脚还是读取使能引脚执行ODT时，在ODT读取模式期间使用ODT电路来对NVM器件的读取使能引脚执行ODT。

附图说明

根据以下结合附图的详细描述，将更清楚地理解本发明构思的示例性实施例，其中：

图1是示意性示出根据本发明构思的示例性实施例的存储器件的框图；

图2是图1的片内终结(ODT)电路的示例的电路图；