[发明专利]固态储存装置中已抹除区块的再验证方法

说明书

本发明公开了一种固态储存装置中已抹除区块的再验证方法，包括下列步骤：针对一选定区块发出一抹除指令至该阵列控制电路；于收到一抹除完成信息后，判断该区块是否符合一设定条件；当该选定区块符合该设定条件时，将该选定区块记录为一好的区块；以及当该选定区块未符合该设定条件时，进行一选定区块再确认程序；其中，于该选定区块再确认程序中，读取该选定区块中的数据，并根据非抹除状态的记忆胞数目来将该选定区块记录为该好的区块或者一缺陷区块。

技术领域

本发明是有关于一种固态储存装置的控制方法，且特别是有关于一种固态储存装置中已抹除区块的再验证方法。

背景技术

众所周知，固态储存装置(Solid State Storage Device)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬盘等等。

固态储存装置中包括一非挥发性记忆体(non-volatile memory)。当数据写入非挥发性记忆体后，一旦固态储存装置的电源被关闭，数据仍可保存在非挥发性记忆体中。快闪记忆体(flash memory)为目前使用量最大的一种非挥发性记忆体，而快闪记忆体中又以反及闸快闪记忆体(NAND flash memory)的容量最大。

请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：界面控制电路101以及非挥发性记忆体105。其中，非挥发性记忆体105中更包含记忆胞阵列(memorycell array)109和阵列控制电路(array control circuit)111。

固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线、M.2总线或者U.2总线等等。

再者，界面控制电路101经由一内部总线113连接至非挥发性记忆体105，用以根据主机14所发出的写入命令进一步操控阵列控制电路111，将主机14的写入数据存入记忆胞阵列109，以及根据主机14所发出的读取命令进一步操控阵列控制电路111，使得阵列控制电路111由记忆胞阵列109中取得读取数据，经由界面控制电路101传递至主机14。

基本上，界面控制电路101中有一组预设读取电压组(default read voltageset)。于读取周期(read cycle)时，界面控制电路101经由内部总线113，传送操作指令到非挥发性记忆体105内的阵列控制电路111，令其利用此预设读取电压组来读取非挥发性记忆体105中记忆胞阵列109之前所存入的数据。

再者，界面控制电路101中的错误校正码电路(简称ECC电路)104用来更正读取数据中的错误位元(error bits)，并且于更正完成后将正确的读取数据传递至主机14。详细说明如下：

根据每个记忆胞所储存的数据量，可进一步区分为每个记忆胞储存一位元的单层记忆胞(Single-Level Cell，简称SLC记忆胞)、每个记忆胞储存二位元的多层记忆胞(Multi-Level Cell，简称MLC记忆胞)、每个记忆胞储存三位元的三层记忆胞(Triple-Level Cell，简称TLC记忆胞)以及每个记忆胞储存四位元的四层记忆胞(Quad-LevelCell，简称QLC记忆胞)。因此，记忆胞阵列109可为SLC记忆胞阵列、MLC记忆胞阵列、TLC记忆胞阵列或者QLC记忆胞阵列。

在记忆胞阵列109里，每个记忆胞内皆包括一浮动栅极晶体管(floating gatetransistor)，而阵列控制电路111可控制热载子(hot carrier)注入浮动栅极(floatinggate)的数量，来控制浮动栅极晶体管的储存状态。换言之，一个记忆胞内的浮动栅极晶体管可记录二种储存状态即为SLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录四种储存状态即为MLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录八种储存状态即为TLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录十六种储存状态即为QLC记忆胞。