[发明专利]用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装（EWLB）

权利要求书

1.一种制造半导体器件的方法，包括：

提供第一半导体管芯；

在所述第一半导体管芯周围沉积密封剂；

形成第一绝缘层，所述第一绝缘层包括在所述第一绝缘层中的暴露所述第一半导体管芯的有效表面的开口；

形成第一导电层，所述第一导电层包括在所述第一绝缘层的开口中的第一导电层的第一部分；

形成第二绝缘层，所述第二绝缘层包括与所述第一绝缘层中的开口对齐的在所述第二绝缘层中的开口；以及

形成第二导电层，所述第二导电层包括在所述第一绝缘层的第一部分上的在所述第二绝缘层的开口中的第二导电层的第一部分，其中所述第一导电层的所述第一部分和所述第二导电层的所述第一部分组合形成导电通孔；

提供第二半导体管芯，所述第二半导体管芯包括在所述第二半导体管芯的有效表面上形成的第一互连结构；以及

在所述第一半导体管芯上布置所述第二半导体管芯，其中所述导电通孔延伸到所述第一互连结构。

2.根据权利要求1所述的方法，其中所述导电通孔从所述第一半导体管芯的有效表面以线性路径直接延伸到所述第二半导体管芯的所述第一互连结构。

3.根据权利要求1所述的方法，进一步包括形成从所述第二半导体管芯的占位面积内的第一半导体管芯的有效表面延伸到所述第二半导体管芯的占位面积外的第一导电层的第二部分。

4.根据权利要求3所述的方法，进一步包括在所述第二半导体管芯的占位面积外的第一导电层的第二部分上布置导电凸点。

5.根据权利要求3所述的方法，进一步包括：

在所述第一导电层的第二部分上形成所述第二导电层的第二部分；以及

在所述第一半导体管芯上布置所述第二半导体管芯，其中所述第二导电层的第二部分与所述第二半导体管芯的第二互连结构接触。

6.一种制造半导体器件的方法，包括：

提供第一半导体管芯，所述第一半导体管芯包括穿过所述第一半导体管芯形成的第一导电通孔；

形成第一绝缘层，所述第一绝缘层包括在所述第一绝缘层中的暴露所述第一半导体管芯的有效表面的开口；

形成第一导电层，所述第一导电层包括在所述第一绝缘层的开口中的第一导电层的第一部分；

形成第二绝缘层，所述第二绝缘层包括与所述第一绝缘层中的开口对齐的在所述第二绝缘层中的开口；以及

形成第二导电层，所述第二导电层包括在所述第一绝缘层的第一部分上的在所述第二绝缘层的开口中的第二导电层的第一部分，其中所述第一导电层的所述第一部分和所述第二导电层的所述第一部分组合形成第二导电通孔；以及

在所述第一半导体管芯上布置第二半导体管芯，其中所述第一导电通孔和所述第二导电通孔组合从所述第二半导体管芯提供垂直下拉式电学路由。

7.根据权利要求6所述的方法，进一步包括：

在所述第一半导体管芯周围沉积密封剂；

在所述第一半导体管芯和密封剂上形成绝缘层；以及

形成穿过所述绝缘层的第二导电通孔。

8.根据权利要求7所述的方法，进一步包括在所述密封剂上布置的并且电连接到所述第一半导体管芯和第二半导体管芯的导电凸点。

9.根据权利要求6所述的方法，进一步包括：

提供所述第二半导体管芯来包括在所述第二半导体管芯上形成的互连结构；以及

布置所述第二半导体管芯，其中所述第一导电通孔和所述第二导电通孔与所述互连结构和所述第一半导体管芯的有效表面对齐。