[发明专利]栅极环绕纳米片场效应晶体管及其制造方法

说明书

一种栅极环绕纳米片场效应晶体管及其制造方法。制造栅极环绕纳米片场效应晶体管的方法包括在衬底上形成堆叠。所述堆叠包括由沟道层与非均匀牺牲区形成的交替排列。所述非均匀牺牲区中的每一者包括上部牺牲层、中间牺牲层及下部牺牲层。所述上部牺牲层及所述下部牺牲层被配置成以第一蚀刻速率进行蚀刻，且所述中间牺牲层被配置成以大于所述第一蚀刻速率的第二蚀刻速率进行蚀刻。

[相关申请的交叉参考]

本申请主张在2017年5月8日在美国专利及商标局提出申请的美国临时申请第62/503,275号以及在2017年8月22日在美国专利及商标局提出申请的美国非临时申请第15/683,304号的优先权及权利，所述美国临时申请及美国非临时申请的全部内容并入本申请供参考。

技术领域

本公开大体来说涉及场效应晶体管及制造所述场效应晶体管的方法。

背景技术

根据传统方法形成的栅极环绕(gate-all-around，GAA)纳米片(nanosheet，NS)场效应晶体管(field effect transistor，FET)具有以下集成困难：需要同时形成源极-漏极(source-drain，SD)应力源区(stressor region)，同时还实现低栅极-漏极电容(gate-drain capacitance，Cgd)。传统的栅极环绕纳米片场效应晶体管是在源极-漏极边界处利用介电内部间隔物形成的。这些介电内部间隔物在传统上是在进行蚀刻来形成用于源极-漏极电极的凹槽的任务之后但在凹槽中形成源极-漏极电极的任务之前形成(即，介电内部间隔物在传统上是在源极-漏极凹槽蚀刻之后且在源极-漏极外延再填充之前形成)。因此，当根据这些传统方法生长外延源极-漏极材料以形成源极-漏极区时，在介电/沟道界面处会形成缺陷，此会造成有缺陷的源极-漏极区，从而形成非应变源极-漏极区(即，无源极-漏极应力源区)。

传统的栅极环绕纳米片场效应晶体管具有以下另一个集成困难：需要实现多阈值电压(multiple threshold voltage，mVt)架构，同时还实现低栅极-漏极电容。传统的栅极环绕纳米片场效应晶体管是由包绕在每一个半导体沟道层(即，每一个纳米片沟道层)周围的栅极堆叠(即，介电材料及金属)形成，其中各个沟道层隔开垂直间距(verticalspacing，VSP)距离。为实现多阈值电压集成，可增大垂直间距来更容易地使不同的金属层能够形成在垂直间距区中，从而能够实现不同的阈值电压(Vt)值。然而，增大垂直间距会对应地增大栅极-漏极电容。

传统的栅极环绕纳米片场效应晶体管具有以下另一个集成困难：需要对宽宽度的沟道层实现均匀的沟道层厚度。传统的栅极环绕纳米片场效应晶体管是由上覆在衬底上的牺牲层与沟道层的交替堆叠形成。在替换金属栅极(replacement metal gate，RMG)任务期间，牺牲层相对于沟道层被选择性地移除。沟道层可为硅(Si)，且牺牲层可为Ge％为近似25％到近似60％的硅锗(SiGe)。然而，如果Ge％处于所述范围的低端(例如，近似25％)，则在通过钻蚀蚀刻工艺(undercut etch process)移除牺牲层的任务期间也可能会对Si沟道层进行蚀刻。对Si沟道层进行蚀刻会形成不具有所期望电性性质(例如，输送及阈值电压)的非均匀沟道层。举例来说，在移除牺牲层的传统任务期间，也可能会局部地移除Si沟道层(例如，可能移除Si沟道层的边缘，从而形成椭圆形状的Si沟道层)。另一方面，如果Ge％处于所述范围的高端(例如，近似60％或大于60％)，则相对于Si的选择性会增大，但会使更多Ge扩散到相邻的沟道层中(即，形成宽过渡区)，使得沟道层由Si及Ge形成而非仅由Si形成。因此，在传统的栅极环绕纳米片场效应晶体管制作期间提供Ge％处于所述范围的高端处的牺牲层会形成由于Ge向相邻的沟道层中的非均匀扩散而导致的宽过渡区及/或非均匀沟道厚度。

发明内容