[发明专利]一种针对集成QFN芯片的板级封装设计优化方法

说明书

本发明公开一种针对集成QFN芯片的板级封装设计优化方法，步骤包括：确定集成电路板的参数并建立热力耦合仿真模型；构建焊盘热应力和晶片翘曲的性能函数；构建焊盘热应力和晶片翘曲的极限状态方程；构建焊盘热应力和晶片翘曲的近似极限状态方程；校核焊盘强度和晶片翘曲；结束并输出板级封装最优设计和固定点最优误差容限。本发明通过对集成QFN芯片的板级封装构建热力耦合仿真模型，并采用区间分析技术建立极限状态方程，所得板级封装最优设计方案不仅可以满足热应力和翘曲的设计要求，同时也具有最低的加工成本和工艺难度。并且，本发明所提方法在效率和收敛性方面具良好综合性能。

技术领域

本发明属于集成电路封装设计领域，具体涉及一种针对集成QFN芯片的板级封装设计优化方法。

背景技术

封装不仅可为集成电路与外部系统提供必要的电气连接，也对集成电路起到机械或环境保护的作用。随着微电子技术的迅速发展，高水平高的封装设计已成为一项颇具挑战的工作。封装一般可定义成4个级别：晶片级、芯片级、板级和系统级。板级封装是指将芯片及无源器件共同安装到印制电路板上，以构成具有特定功能的集成电路板。板级封装需为所集成的芯片提供一个稳定、可靠的工作环境；故，芯片本身的封装特性对于板级封装设计具有至关重要的影响。QFN作为一种无引脚芯片封装（也称之为LCC），因其引脚与焊盘之间导电路径短而具有很低的自感系数及电阻，所以它能提供卓越的电性能。目前，QFN芯片已广泛应用于手机、平板及其他便携小型电子设备中。

由于集成电路板的基板及所集成器件封装材料热膨胀系数不同，在芯片自发热和环境温度变化的综合作用下将产生局部热应力和翘曲，从而可能引发封装裂纹与电性能失真等严重失效。当板级封装集成QFN芯片，这种问题则尤为突出。多数情况下，QFN芯片是电子系统的核心器件，其电性能可以直接决定了系统整体性能。并且，QFN芯片结构非常精密，即使是局部微米级翘曲都可能导致其电性能出现较大偏差。传统板级封装设计主要依靠工程经验，由于缺乏必要的理论依据，难以实现最优设计；面临此类复杂问题时（如QFN芯片翘曲容限仅为微米级），传统方法常常难以满足设计要求。较为先进的设计方法是将数值仿真技术与优化理论有机结合，通过构建基于数值仿真的优化模型以实现板级封装的最优化设计。此类方法的研究尚处于初步阶段，仍存在一系列技术难点亟需解决。首先，构建有效优化模型不仅需要综合考虑集成电路板的电性能、热性能和机械性能，还需兼顾制造成本和工艺难度，这对于一般技术人员极具挑战。其次，优化模型中目标函数或约束基于耗时仿真模型，设计寻优与约束分析彼此嵌套，包含数值仿真的优化模型求解可能面临严重的效率问题和收敛障碍。因此，针对集成高性能QFN芯片的集成电路板，提出一种有效的板级封装设计优化方法，对于实现高性价比和高可靠性的电子设备封装设计具有非常重要的工程意义。

发明内容

本发明的目的在于提供一种针对集成QFN芯片的板级封装设计优化方法，该方法基于电路板热力耦合仿真模型，对不确定工况下的QFN芯片热应力和局部翘曲逐一构建极限状态方程并求解，从而得到具最优成本的板级封装设计方案。本发明通过下述技术方案实现。

一种针对集成QFN芯片的板级封装设计优化方法，该方法包括以下步骤。

1）确定集成电路板的参数并建立热力耦合仿真模型；

2）构建焊盘热应力和晶片翘曲的性能函数；

3）构建焊盘热应力和晶片翘曲的极限状态方程；

4）构建焊盘热应力和晶片翘曲的近似极限状态方程；

5）校核焊盘强度和晶片翘曲；

6）结束并输出板级封装最优设计和固定点最优误差容限。

进一步地，所述步骤1）中集成电路板的参数包括：基板及各器件的结构尺寸、平面坐标、弹性模量、泊松比、热膨胀系数、工作热耗，以及固定点平面坐标、集成电路板的工作温度区间；所述步骤1）中热力耦合仿真模型是指：根据所确定的集成电路板参数，建立集成电路板热力耦合仿真模型。