[发明专利]一种针对集成QFN芯片的板级封装设计优化方法

权利要求书

1.一种针对集成QFN芯片的板级封装设计优化方法，该方法包括以下步骤：

确定集成电路板的参数并建立热力耦合仿真模型；

所述步骤1)中集成电路板的参数包括：基板及各器件的结构尺寸、平面坐标、弹性模量、泊松比、热膨胀系数、工作热耗，以及固定点平面坐标、集成电路板的工作温度区间；所述步骤1)中热力耦合仿真模型是指：根据所确定的集成电路板参数，建立集成电路板热力耦合仿真模型；

构建焊盘热应力和晶片翘曲的性能函数；

所述步骤2)中焊盘热应力和晶片翘曲的性能函数是指：以固定点法向坐标为自变量，以QFN芯片焊盘峰值热应力和QFN芯片内部晶片翘曲为因变量，分别构建焊盘热应力性能函数σ(X)和晶片翘曲性能函数δ(X)；σ表示焊盘峰值热应力；δ表示晶片翘曲，即晶片角点与中心之间的法向偏差；X表示固定点法向坐标向量，可写成X＝(X₁，X₂，…，X_i，…，X_n)；

构建焊盘热应力和晶片翘曲的极限状态方程；

所述步骤3)中焊盘热应力和晶片翘曲的极限状态方程是指：考虑存在固定点加工误差，分别构建QFN芯片焊盘峰值热应力极限状态方程max{σ(X)|e}-[σ]＝0和QFN芯片内部晶片翘曲极限状态方程max{δ(X)|e}-[δ]＝0；max表示峰值计算，max{σ(X)|e}表示存在固定点误差时的焊盘热应力峰值，max{δ(X)|e}表示存在固定点误差时的晶片翘曲峰值；[σ]表示焊盘材料的许用应力；[δ]表示晶片的许用翘曲；e表示固定点误差容限，对于某一X_i由于存在e，X_i不再是一确定值而属于一区间；该区间的上下界为：和为区间中点；

构建焊盘热应力和晶片翘曲的近似极限状态方程；

所述步骤4)中焊盘热应力的近似极限状态方程是指：对焊盘热应力的极限状态方程在X的中点向量XC处建立线性近似，构建焊盘热应力的近似极限状态方程：

求解上式可得基于焊盘热应力的最优封装设计：(X_σ，e_σ)；

所述步骤4)中晶片翘曲的近似极限状态方程是指：对晶片翘曲的极限状态方程在X的中点向量XC处建立线性近似，构建晶片翘曲的近似极限状态方程：

求解上式可得基于晶片翘曲的最优封装设计：(X_δ，e_δ)；

校核焊盘强度和晶片翘曲；

所述步骤5)中校核焊盘强度是指：将(X_σ，e_σ)代入到晶片翘曲近似极限状态方程的左侧，所得值如小于或等于0则(X_σ，e_σ)为可行解，否则为无效解；所述步骤5)中校核晶片翘曲是指：将(X_δ，e_δ)代入到焊盘热应力近似极限状态方程的左侧，所得值如小于或等于0则(X_δ，e_δ)为可行解，否则为无效解；

结束并输出板级封装最优设计和固定点最优误差容限；

所述步骤6)中板级封装最优设计和固定点最优误差容限是指：所述步骤5)得到的可行解，可写成(X^*，e^*)；X^*表示板级封装最优设计，e^*表示固定点最优误差容限。