[发明专利]一种半导体存储装置的形成方法

说明书

本发明公开一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，并且，在该基底内形成沿着一方向延伸的多个栅极。接着，在该基底上形成一半导体层，覆盖该些栅极，再于该半导体层内形成一插塞，使该插塞位于两相邻栅极之间。然后，进行一沉积制作工艺，以在该半导体层上形成一堆叠结构。最后，图案化该堆叠结构，形成多个位线，使得该些位线之一直接接触该插塞。

技术领域

本发明涉及一种半导体存储装置的制作工艺，特别是涉及一种动态随机处理存储器装置的制作工艺。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明提供了一种半导体存储装置的形成方法，其有利于形成顶面齐平的位线，使得该半导体存储装置可达到优选的元件效能。

为达上述目的，本发明的一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，并且，在该基底内形成沿着一方向延伸的多个栅极。接着，在该基底上形成一半导体层，覆盖该些栅极，再在该半导体层内形成一插塞，使该插塞位于两相邻栅极之间。然后，进行一沉积制作工艺，以在该半导体层上形成一堆叠结构。最后，图案化该堆叠结构，形成多个位线，使得该些位线之一直接接触该插塞。

整体来说，本发明的形成方法是选择性地在导体层的回蚀刻制作工艺之前、或是之后，利用额外形成的牺牲层、氧化层，或是额外进行的化学机械研磨制作工艺、清洗制作工艺等，有效地移除因导体层的负载效应而产生明显突出的蚀刻轮廓。因此，依据前述方法有利于获得顶面平坦的位线接触插塞，并同时使得形成于其上的位线的各堆叠层(如该阻障层与该导电层等)也可一并获得平坦的顶面，故可在制作工艺简化的前提下，获得结构更为优化的半导体存储装置。

附图说明

图1为本发明第一优选实施例中半导体存储装置的俯视示意图；

图2至图6为本发明第一优选实施例中半导体存储装置的形成方法的步骤示意图，其中：

图2为一半导体存储装置于形成半导体层后的剖面示意图；

图3为一半导体存储装置于形成插塞孔后的剖面示意图；

图4为一半导体存储装置于形成导电层后的剖面示意图；

图5为一半导体存储装置于进行回蚀刻制作工艺后的剖面示意图；

图6为一半导体存储装置于移除氧化层后的剖面示意图；

图7至图11为本发明第二优选实施例中半导体存储装置的形成方法的步骤示意图，其中：

图7为一半导体存储装置于形成牺牲层后的剖面示意图；

图8为一半导体存储装置于进行一回蚀刻制作工艺后的剖面示意图；

图9为一半导体存储装置于进行另一回蚀刻制作工艺后的剖面示意图；

图10为一半导体存储装置于移除氧化层后的剖面示意图；

图11为一半导体存储装置于形成堆叠结构后的剖面示意图；