[发明专利]数模转换器(DAC)终端有效
申请号: | 201810420201.5 | 申请日: | 2018-05-04 |
公开(公告)号: | CN108809317B | 公开(公告)日: | 2022-04-05 |
发明(设计)人: | 刘银才;D·A·登普西 | 申请(专利权)人: | 亚德诺半导体国际无限责任公司 |
主分类号: | H03M1/66 | 分类号: | H03M1/66 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数模转换器 dac 终端 | ||
1.一种数模转换器DAC电路,具有并联阻抗网络,所述DAC电路包括:
一对用于施加不同电压电平的电压参考节点;
设置在阻抗串中用于耦合在所述电压参考节点之间以生成多个电压信号的阻抗元件;
包括至少第一终端阻抗元件和第二终端阻抗元件的终端阻抗路径,所述终端阻抗路径耦合在所述电压参考节点和至少第二终端阻抗元件之间,所述第二终端阻抗元件与所述阻抗串分流耦合;和
开关网络,被配置为接收数字信号,并且作为响应,选择性地耦合多个生成的电压信号中的一个或多个,以生成提供所述数字信号的模拟表示的组合模拟电压DAC输出信号,
其中所述终端阻抗路径还包括:
与所述阻抗串串联耦合并与所述第二终端阻抗元件分流的至少第三终端阻抗元件,和
第四终端阻抗元件,所述第四终端阻抗元件与所述第一终端阻抗元件和第二终端阻抗元件串联,并与所述阻抗串分流。
2.权利要求1所述的DAC电路,其中所述第一终端阻抗元件与所述电压参考节点和所述阻抗串中的一个串联耦合。
3.权利要求1所述的DAC电路,还包括:
包括耦合在所述电压参考节点之间的多个终端阻抗元件的第二终端阻抗路径,其中,所述终端阻抗路径的至少一部分经由所述阻抗串与第二终端阻抗路径的至少一部分分流。
4.权利要求3所述的DAC电路,其中
终端阻抗路径中的终端阻抗元件和第二终端阻抗路径被配置为DAC电路的调谐线性提供可变阻抗。
5.权利要求1所述的DAC电路,其中所述电压电平由电压源供电。
6.权利要求1所述的DAC电路,其中所述电压电平由耦合到所述终端阻抗路径的电流源产生。
7.权利要求1所述的DAC电路,其中所述第二终端阻抗元件和所述第三终端阻抗元件组合成与所述第四和第一终端阻抗元件串联耦合的第五终端阻抗元件。
8.权利要求7所述的DAC电路,其中所述第一终端阻抗元件和所述第五终端阻抗元件中的一个或两个被配置为提供可变阻抗。
9.权利要求1所述的DAC电路,其中所述第一终端阻抗元件、第二终端阻抗元件和第四终端阻抗元件中的一个内的节点与所述阻抗串内的节点分流耦合。
10.一种数模转换器DAC电路,具有多个并联阻抗网络,所述DAC电路包括:
一对用于施加不同电压电平的电压参考节点;
包括至少第一终端阻抗元件和第二终端阻抗元件的第一终端阻抗路径,所述第一终端阻抗路径耦合在所述电压参考节点之间;
包括至少第三终端阻抗元件和第四终端阻抗元件的第二终端阻抗路径,所述第二终端阻抗路径耦合在所述电压参考节点之间并和所述第一终端阻抗路径分流;
第一多个阻抗元件,布置在第一阻抗串中,用于耦合在所述第一终端阻抗路径和所述第二终端阻抗路径之间以生成多个电压信号;
布置在第二阻抗串中的第二多个阻抗元件,所述第二阻抗串与所述第一阻抗串分流耦合;和
开关网络,被配置为接收数字信号,并且作为响应,选择性地耦合多个生成的电压信号中的一个或多个,以生成组合模拟电压DAC输出信号,所述DAC输出信号提供所述数字信号的模拟表示。
11.权利要求10所述的DAC电路,其中所述第一终端阻抗路径的至少第一部分与所述第二终端阻抗路径的至少第一部分分流耦合。
12.权利要求11所述的DAC电路,其中所述第一终端阻抗路径的第二部分与所述第二终端阻抗路径的第二部分分流耦合。
13.权利要求10所述的DAC电路,其中所述第一阻抗串的一部分与所述第二阻抗串的一部分分流耦合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于亚德诺半导体国际无限责任公司,未经亚德诺半导体国际无限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810420201.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:多串多输出数模转换器
- 下一篇:一种基于加法扩展的数字模拟转换装置