[发明专利]高频低插损开关

说明书

本发明提供高频低插损开关，属于通信技术领域。包括变压器型差分电感、变压器型巴伦、电容、NMOS晶体管，变压器型差分电感包括变压器型差分电感T‑L₁、变压器型差分电感T‑L₂，变压器型巴伦包括变压器型巴伦B_A,变压器型巴伦B_T，变压器型巴伦B_R，电容包括电容C、电容C_A、电容C_T、电容C_R，NMOS晶体管M₁、NMOS晶体管M₂。本发明能够有效缓解在高频率下传统射频开关由于衬底泄露损耗而引起插入损耗的恶化。差分开关结构克服了接地键和线的寄生电感效应，采用变压器型差分电感改善了片上电感的低品质因数，更重要地是减小了电感所占芯片面积。

技术领域

本发明属于通信技术领域，尤其涉及高频低插损开关。

背景技术

射频开关是雷达和通信系统的关键模块之一，它可以用来切换系统的接收和发射功能，随着对射频系统成本和集成度的要求越来越高，采用CMOS工艺将射频收发系统所有模块集成在同一块硅晶片上一直都是国内外研究的热点。随着CMOS工艺的演进，它在射频前端应用中正成为传统的GaAs工艺强有力的竞争对手，尤其在射频电路、模拟电路和数字电路的全集成方面更有着GaAS工艺所无法实现的优势。

目前，功率放大器和射频开关由于要求具有较高的功率承受能力，而CMOS工艺具有低击穿电压以及衬底导电性等缺点，因此CMOS工艺的NMOS晶体管成为射频前端实现全集成的主要限制因素。

射频开关主要功能是控制信号的接收与发射，当系统处于发射状态时，开关电路需要承受来自系统发射机发射的大功率信号，开关电路的功率处理能力是重要的指标，功率处理能力和线性度是紧密相关的，它们都可以用1dB功率压缩点衡量。

开关一般位于发射链路的最后一级和接收链路的第一级，开关在发射状态插入损耗越大，意味着自功率放大器到达发射端口的信号功率越小，即功率放大器效率越低；而开关在接收状态插入损耗越大则意味着发射链路噪声越大。

为避免发射大功率信号时接收端和发射端相互干扰而造成系统饱和、毁坏或不稳定，隔离度是开关另一重要参数。射频开关设计的成功与否，与能否满足这些关键性能参数直接衡量。对于硅基MOSFET射频开关而言，衬底的非绝缘特性和栅氧层的易击穿特性使其难以在保证功率处理能力的前提下实现合乎规格的插入损耗，这是阻碍硅基MOSFET射频开关商用化的最大瓶颈。

申请号201410013736.2，申请公布号CN103812483A，提供一种CMOS射频开关，使用普通工艺中的Triple-Well CMOS工艺制作NMOS晶体管作为射频开关晶体管，并通过大电阻作为寄生二极管提供直流偏置及射频悬浮，使得无论在晶体管处于导通状态还是截止状态，晶体管的工作状态及寄生二极管的工作状态都保持稳定且不影响射频开关晶体管的射频性能，具有稳定的隔离度及线性度指标，且相对于SOI工艺的射频开关成本大为降低，并同时保持基于SOI工艺相当高的性能水平。

但是随着频率的升高和功率的增加，Triple-Well CMOS工艺制作的NMOS晶体管DNW的隔离作用越来越小，衬底的导电性的影响将越来越明显，减小晶体管的尺寸能够满足晶体管向更高的频率应用拓展，但是对功率性能的限制有影响。

发明内容

本发明的目的在于解决上述现有技术存在的缺陷，提供高频低插损开关，能够弥补NMOS晶体管由于衬底泄漏而导致差的插损，克服衬底导电使电感具有差的品质因数，防止衬底耦合和栅极被击穿，用NMOS晶体管作为射频开关在处理大功率射频信号时插入损耗和功率处理能力间的矛盾。

本发明采用如下技术方案：