[发明专利]高频低插损开关

权利要求书

1.高频低插损开关，包括变压器型差分电感、变压器型巴伦、电容、NMOS晶体管，变压器型差分电感包括变压器型差分电感T-L₁、变压器型差分电感T-L₂，变压器型巴伦包括变压器型巴伦B_A,变压器型巴伦B_T，变压器型巴伦B_R，电容包括电容C、电容C_A、电容C_T、电容C_R，NMOS晶体管M₁、NMOS晶体管M₂；

其特征在于，所述的变压器型巴伦B_A的Ant+端与电容C_A一端、变压器型差分电感T-L₁其中一个线圈一端电连接，变压器型差分电感T-L₁其中一个线圈另一端与NMOS晶体管M₁的漏极一端、电容C_T一端、变压器型巴伦B_T的Tx+一端电连接；

变压器型巴伦B_A的Ant+端与电容C一端、变压器型差分电感T-L₂其中一个线圈一端电连接，变压器型差分电感T-L₂其中一个线圈另一端与NMOS晶体管M₂漏极一端，电容C_R一端，变压器型巴伦B_R的Rx+端点电连接；

变压器型巴伦B_A的Ant-端与电容C_A另一端，电容C另一端、变压器型差分电感T-L₁其中另一个线圈一端电连接，变压器型差分电感T-L₁其中另一个线圈另一端与NMOS晶体管M₁源极一端、电容C_T另一端、变压器型巴伦B_T的Tx-一端电连接；其中一个电感线圈R_G一端与NMOS晶体管M₁的栅极端电连接，该电感线圈R_G另一端设置控制电压V_{C_T}；

变压器型巴伦B_A的Ant-端与变压器型差分电感T-L₂其中另一个线圈的一端电连接，变压器型差分电感T-L₂其中另一个线圈的另一端与NMOS晶体管M₂源极一端、电容C_R另一端、变压器型巴伦B_R的Rx-一端电连接；其中另一个电感线圈R_G一端与NMOS晶体管M₂的栅极端电连接，另一个电感线圈R_G另一端设置控制电压V_{C_R}。

2.根据权利要求1所述的高频低插损开关，其特征在于：高频低插损开关的晶体管为0.18um Triple-Well CMOS工艺制作的NMOS晶体管，采用Triple-Well体硅CMOS工艺将体和衬底用DNW结电容隔离开来减小衬底耦合的结构。

3.根据权利要求1所述的高频低插损开关，其特征在于：所述的高频低插损开关的开关电路采用差分结构，虚拟接地点设置于NMOS晶体管M₁、NMOS晶体管M₂的内部。

4.根据权利要求1所述的高频低插损开关，其特征在于：所述的高频低插损开关的开关电路为基于集总等效传输线结构，并将NMOS管关断时的等效电容C用作集总等效传输线结构的一部分。

5.根据权利要求2所述的高频低插损开关，其特征在于：所述的Triple-Well体硅CMOS的NMOS晶体管具有栅极Gate、源极Source、漏极Drain、体极Bulk、深N阱DNW极、P型衬底极P_sub，其中，体极Bulk连接到NMOS晶体管的P型体，P型体为一个阱结构，NMOS晶体管的有源部设置于P型体中，深N阱DNW极与N型阱DNW相连，N型阱DNW是一个N型掺杂的深阱结构，P型体设置于N型阱DNW内，P型衬底极P_sub与P型掺杂衬底相连，N型阱DNW设置于P型掺杂衬底内；P型衬底极P_sub极接地，深N阱DNW极通过电感R_D与一个偏置信号相连，体极Bulk与通过电感R_E与另一个偏置信号相连。