[发明专利]单端读取电路

权利要求书

1.一种单端读取电路，包括：

预充电器，耦接至位线节点；

高电平维持器，耦接至该位线节点，其中该预充电器和该高电平维持器用于选择性地拉高该位线节点处的位线电位；

第一与非门，具有第一输入端、第二输入端，以及输出端，其中该第一与非门的该第一输入端用于接收预充电时钟，该第一与非门的该第二输入端耦接至第一节点，而该第一与非门的该输出端耦接至第二节点，该第一节点直接电性连接至该位线节点；

第二与非门，具有第一输入端、第二输入端，以及输出端，其中该第二与非门的该第一输入端经由第三节点耦接至该第二节点，该第二与非门的该第二输入端耦接至第四节点，而该第二与非门的该输出端耦接至第五节点，该第三节点直接电性连接至该第二节点；

第三与非门，具有第一输入端、第二输入端，以及输出端，其中该第三与非门的该第一输入端耦接至该第五节点，该第三与非门的该第二输入端耦接至该第一节点，而该第三与非门的该输出端耦接至该第四节点；以及

输出驱动器，耦接至该第四节点，并在输出节点处产生输出电位。

2.如权利要求1所述的单端读取电路，其中该预充电器包括：

第一P型晶体管，具有控制端、第一端，以及第二端，其中该第一P型晶体管的该控制端用于接收该预充电时钟，该第一P型晶体管的该第一端耦接至供应电位，而该第一P型晶体管的该第二端耦接至该位线节点。

3.如权利要求1所述的单端读取电路，其中该高电平维持器包括：

第二P型晶体管，具有控制端、第一端，以及第二端，其中该第二P型晶体管的该控制端耦接至接地电位，该第二P型晶体管的该第一端耦接至供应电位，而该第二P型晶体管的该第二端耦接至第六节点；

第三P型晶体管，具有控制端、第一端，以及第二端，其中该第三P型晶体管的该控制端耦接至该接地电位，该第三P型晶体管的该第一端耦接至该第六节点，而该第三P型晶体管的该第二端耦接至第七节点；

第四P型晶体管，具有控制端、第一端，以及第二端，其中该第四P型晶体管的该控制端耦接至该接地电位，该第四P型晶体管的该第一端耦接至该第七节点，而该第四P型晶体管的该第二端耦接至第八节点；以及

第五P型晶体管，具有控制端、第一端，以及第二端，其中该第五P型晶体管的该控制端耦接至该第四节点，该第五P型晶体管的该第一端耦接至该第八节点，而该第五P型晶体管的该第二端耦接至该位线节点。

4.如权利要求1所述的单端读取电路，其中该输出驱动器包括：

反相器，具有输入端和输出端，其中该反相器的该输入端耦接至该第四节点，而该反相器的该输出端耦接至该输出节点。

5.如权利要求1所述的单端读取电路，其中该第一与非门的输出拉升能力大于该第一与非门的输出拉降能力。

6.如权利要求1所述的单端读取电路，其中该第二与非门的输出拉升能力小于该第二与非门的输出拉降能力。

7.如权利要求1所述的单端读取电路，其中该第三与非门的输出拉升能力大于该第三与非门的输出拉降能力。

8.如权利要求1所述的单端读取电路，其中该第三与非门的输出拉升能力大于该第一与非门的输出拉升能力。

9.如权利要求1所述的单端读取电路，还包括：

N型晶体管，具有控制端、第一端，以及第二端，其中该N型晶体管的该控制端用于接收控制时钟，该N型晶体管的该第一端耦接至该第一节点，而该N型晶体管的该第二端耦接至该位线节点。

10.如权利要求9所述的单端读取电路，其中该控制时钟和该预充电时钟两者为同相。

11.如权利要求9所述的单端读取电路，还包括：

第六P型晶体管，具有控制端、第一端，以及第二端，其中该第六P型晶体管的该控制端用于接收该预充电时钟，该第六P型晶体管的该第一端耦接至供应电位，而第六P型晶体管的该第二端耦接至该第一节点。

12.如权利要求9所述的单端读取电路，还包括：

偶数个反相器，彼此串联并耦接于该第二节点和该第三节点之间。