[发明专利]一种芯片测试系统及方法

说明书

本申请公开了一种芯片测试系统及方法。该芯片测试系统包括微处理器和可编程逻辑器件，可编程逻辑器件与上位机相连接，在接收到上位机传输的测试指令后，可编程逻辑器件确定测试指令的类型；若测试指令为第一测试指令，可编程逻辑器件获取第一测试指令对应的第一测试序列，并根据第一测试序列产生第一测试激励，将第一测试激励传输至芯片；若测试指令为第二测试指令，可编程逻辑器件向微处理器发送第二测试序列请求，并根据微处理器传输的第二测试序列产生相应的第二测试激励，将第二测试激励传输至芯片。该系统结构较为简单，成本较低。并且，采用本申请实施例公开的方案对芯片进行测试，能够减少ATE的使用时间，进一步能够减少测试成本。

技术领域

本申请涉及软件测试技术领域，尤其涉及一种芯片测试系统及方法。

背景技术

芯片，是一种内置有集成电路的硅片，常被用作计算机等电子设备的一部分。为了保障芯片的质量，在芯片上市之前，通常需要对芯片进行测试，以便通过测试结果筛选出功能正常的芯片。

现有技术中，在对芯片进行测试时，通常由测试人员利用专用的ATE(automatictest equipment，自动化测试设备)对芯片进行测试。在测试过程中，测试人员需要根据芯片的设计人员编写的芯片说明操控ATE，使ATE产生该芯片对应的各种测试激励，并通过测试激励对芯片进行测试，以通过测试结果判断芯片的各个功能是否正常。

但是，发明人在本申请的研究过程中发现，测试人员在通过ATE测试芯片的功能时，有时会出现不恰当的操作(例如使ATE产生错误的测试激励)，导致测试过程出现问题，并且，芯片在测试初期可能会测试出各种各样的功能问题，因此测试过程通常较长，导致ATE的使用时间较长，而ATE成本较高，长时间使用ATE会导致耗费较高的测试成本。

发明内容

为了解决通过现有技术对芯片进行测试时，需要长时间使用ATE，导致测试成本较高的问题，本申请通过以下实施例公开一种芯片测试系统及方法。

第一方面，本申请实施例公开一种芯片测试系统，包括：

微处理器和可编程逻辑器件；

其中，所述可编程逻辑器件与上位机相连接，在接收到所述上位机传输的测试指令后，所述可编程逻辑器件确定所述测试指令的类型；

若所述测试指令为第一测试指令，所述可编程逻辑器件获取所述第一测试指令对应的第一测试序列，并根据所述第一测试序列产生相应的第一测试激励，将所述第一测试激励传输至芯片；

若所述测试指令为第二测试指令，所述可编程逻辑器件向所述微处理器发送第二测试序列请求，并根据所述微处理器传输的第二测试序列产生相应的第二测试激励，将所述第二测试激励传输至所述芯片。

可选的，还包括：

用于存储所述第二测试序列的外置存储器；

所述微处理器在接收到所述可编程逻辑器件发送的所述第二测试序列请求后，确定所述第二测试序列请求对应的第二测试序列的存储位置；

若所述第二测试序列存储在所述微处理器中，所述微处理器将所述第二测试序列传输至所述可编程逻辑器件；

若所述第二测试序列存储在所述外置存储器中，所述微处理器提取所述外置存储器中存储的所述第二测试序列，并将所述第二测试序列传输至所述可编程逻辑器件。

可选的，所述可编程逻辑器件包括：

上位机接口、指令译码器、控制器和输出接口；

所述上位机接口与所述上位机相连接，用于接收所述上位机传输的指令，并将所述指令传输至所述指令译码器；