[发明专利]静电吸附夹盘及其制造方法、以及半导体装置的制造方法

说明书

本发明涉及静电吸附夹盘及其制造方法、以及半导体装置的制造方法。本发明提供一种静电吸附夹盘及其制造方法以及半导体装置的制造方法，可使半导体晶圆的剥离容易且可抑制半导体晶圆的破裂，并且将半导体晶圆高精确度地修整以谋求薄层化。该利用静电力来保持半导体晶圆的静电吸附夹盘，具有基板、接合在基板的一主面的合成树脂片及配设在合成树脂片的内部的至少一对电极，且在合成树脂片的表面形成有供半导体晶圆抵接的经平坦化的研削面。借此，可将半导体晶圆予以吸附保持，并且容易地进行剥离，且可抑制剥离时的破损。此外，借由形成经过平坦化的研削面作为保持面，可将半导体晶圆的厚度均匀地进行修整，以谋求薄层化。

技术领域

本发明涉及一种借由静电力来保持半导体晶圆的静电吸附夹盘及其制造方法以及利用该静电吸附夹盘的半导体装置的制造方法。

背景技术

以往，在使半导体晶圆薄层化的过程等中，进行隔着树脂将承载晶圆接合于半导体晶圆，而借由承载晶圆来保持半导体晶圆。借此，在薄层化加工时或搬送时等半导体晶圆破裂的风险会减低。

另一方面，例如专利文献1所揭示，具有一种借由静电力(库伦力)来保持半导体晶圆的静电保持装置。此时，可将半导体晶圆等薄板状的保持对象物直接接合在静电保持装置，并且借由将电极予以除电以去除静电力，而可容易地将保持对象物予以剥离。

(现有技术文献)

(专利文献)

专利文献1：日本特开2003-282671号公报。

发明内容

(发明所欲解决的课题)

在半导体装置的领域中，除了半导体晶圆的大型化，三维安装化也在进展中。为了提升半导体装置的集成率，其课题为使半导体晶圆薄层化，并层叠更多层的装置。

具体而言，三维安装的各层的半导体晶圆在目前形成为40至50μm的厚度。往后，要求将半导体晶圆薄层化至10至20μm，以使的高性能化及多层化。

然而，为了防止半导体晶圆的破裂等，同时谋求更进一步的薄层化，在上述的现有技术中，仍有应改善的问题点。

例如上述的现有技术，在利用承载晶圆来保持半导体晶圆的方法中，具有使用于贴合的树脂的面内有较大不均匀的问题点。也就是，使用于接合的树脂通常为30至50μm的厚度，其面内不均匀为2至3μm。该不均匀会在薄层化研削时直接造成半导体晶圆的厚度的不均匀。因此，当厚度10μm左右的半导体晶圆时，所述的厚度的不均匀会对装置性能或良率造成大幅的影响。

此外，在利用承载晶圆来保持半导体晶圆的方法中，半导体晶圆为在其背面被研削或研磨而经过薄层化之后，会在半导体晶圆与树脂的界面剥离。因此，会有在该剥离时半导体晶圆破裂的风险。

另一方面，如专利文献1揭示的现有技术所示，在借由静电力来保持半导体晶圆等保持对象物的静电保持装置的方法中，如前所述，可去除静电力而容易地将保持对象物予以剥离。因此，可减低在剥离时属于保持对象物的半导体晶圆破裂的风险。

然而，在现有技术的静电保持装置中，会有因埋设于绝缘体的内部的电极材而在绝缘体的表面产生5至10μm的扭曲的问题。因此，现有技术的静电保持装置的可使用的步骤限定于搬送或化学蒸镀(CVD)、溅镀等，而无法利用作为背面基准的微细的光刻或薄层化研削的步骤中的保持装置。

具体而言，当在产生静电保持装置的扭曲的绝缘体的表面吸附有半导体晶圆时，也会在半导体晶圆的表面产生5至10μm的扭曲。因此，在光刻中，会有在半导体晶圆的表面产生成为焦点深度外的部分，而无法形成良好的图案。

此外，当现有技术的静电保持装置用于半导体晶圆的薄层化研削时，由于产生在静电保持装置的表面的扭曲，因而会在半导体晶圆中发生5至10μm的修整厚度的不均匀，而有制品不良或特性的不均匀等问题。