[发明专利]一种基于CPCI的模拟量采集控制系统及方法

说明书

本发明涉及一种基于CPCI的模拟量采集控制系统及方法，属于航空航天测试及发射控制技术领域。本发明采用基于FPGA的SOPC设计方法，用一块FPGA实现多核数据处理与并行计算，极大程度上提高了数据运算效率与处理能力；通过内部总线将软核处理器与传统FPGA逻辑资源进行内部互联，总线片内封闭，具备高可靠性高与更强的环境适应性。

技术领域

本发明涉及一种基于CPCI的模拟量采集控制系统及方法，属于航空航天测试及发射控制技术领域。

背景技术

随着电气类产品小型化与集成化程度的提高，高精度控制与采集逐渐成为现阶段航天器发展的趋势，高精度数据采集及控制系统能够感知微小信号，便于进行单板与系统级故障诊断与健康管理；同时面对航天器体积与载荷量不断增大，单纯通过电压传递控制信号将面临线缆长，传输压降大等局限。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种基于CPCI的模拟量采集控制系统及方法，采集控制精度高，极大程度上增加了感知与控制微小信号的能力。

本发明的技术方案是：

一种基于CPCI的模拟量采集控制系统，该采集控制系统包括FPGA、FPGA配置电路、电源模块、热插拔电路、AD转换电路、DA转换电路以及PCI总线；DA转换电路中包括滤波电路；

所述的FPGA包括系统时钟生成模块、Nios II嵌入式软核处理器、AVALON总线及各类接口IP核；

所述的各类接口IP核包括PCI IP核、AD控制IP核和DA控制IP核，PCI IP核、AD控制IP核和DA控制IP核上均带有AVALON总线接口，用于与AVALON总线相连接；

所述的系统时钟生成模块用于接收板载晶振时钟，并对接收到的板载晶振时钟分频或倍频后生成多路工作时钟，多路工作时钟中的第一路作为PCI IP核的工作时钟；多路工作时钟中的第二路作为AD控制IP核的工作时钟，多路工作时钟中的第三路作为DA控制IP核的工作时钟；多路工作时钟中的第四路作为Nios II嵌入式软核处理器的工作时钟；

AD控制IP核在该第二路工作时钟的频率下采集AD转换电路中的电压数据，并将采集到的电压数据进行数据有效性判别，如果判别结果为数据有效，则将采集到的电压数据通过AVALON总线传输至Nios II嵌入式软核处理器，如果判别结果为无效数据，则剔除该电压数据后进行下一次采集；

所述的Nios II嵌入式软核处理器将接收到的电压数据依次通过AVALON总线、PCIIP核以及PCI总线传输至CPCI控制器；CPCI控制器根据接收到的电压数据输出相应的控制信号，CPCI控制器再将得到的控制信号依次通过PCI总线、PCI IP核以及AVALON总线传输至Nios II嵌入式软核处理器，Nios II嵌入式软核处理器再将接收到的控制信号进行数字量化后输出给DA控制IP核；

DA控制IP核将接收到的数字量化后的控制信号传输至DA转换电路，DA转换电路对接收到的数字量化后的控制信号进行DA转换并滤波后输出电流信号；

所述的电源模块用于给FPGA、FPGA配置电路、热插拔电路、AD转换电路及DA转换电路供电；

所述的热插拔电路用于对PCI总线进行保护；

所述的FPGA配置电路用于提供FPGA上电启动过程中所需要的相应控制信号及程序搬移。

一种基于CPCI的模拟量采集控制方法，该方法的步骤包括：