[发明专利]半导体元件熔丝结构及其制造方法

说明书

本发明公开了一种半导体元件熔丝结构，包括：硅衬底上依次设置有第一介质层、第一金属层、第二介质层、第二金属层和钝化层，熔丝孔穿过钝化层达到第二介质层，熔丝孔下方具有半导体元件设计容忍厚度的第二介质层，衬垫结构穿过钝化层连接第二金属层；还包括：第三介质层，第三介质层设置在第二介质层中,第三介质层下方具有半导体元件设计容忍厚度的第二介质层。本发明还公开了一种半导体元件熔丝结构制造方法。本发明的半导体元件熔丝结构能改善熔丝结构中金属层上介质层的均匀性，能提供熔丝结构中金属上介质层更好的均匀性，能满足熔丝结构对金属上介质层的均匀性要求。

技术领域

本发明涉及半导体领域，特别是涉及一种半导体元件熔丝结构。本发明还涉及一种本导体元件熔丝结构的制造方法。

背景技术

随着芯片尺寸的持续增加，半导体元件变得更容易受到硅晶体缺陷或杂质的影响，从而使得单一晶体管的失效导致整个芯片的失效。为解决这个问题，本领域采用在半导体元件中设计具有熔丝结构的冗余电路的方案。如果在生产工艺完成之后发现某部分电路存在缺陷，可以利用熔丝结构使该部分电路失效，并使冗余电路替换掉有缺陷的电路结构；

很多芯片中使用到了金属线做成的激光熔丝结构，并使用激光进行熔断。对于激光熔丝的结构，通常需要在半导体元件顶层中形成一个开口，且在实施时激光需要准确对准熔丝，不能摧毁其他临近器件造成电路失效。

传统熔丝结构在保证电路功能的前提下，半导体元件金属层上的介质层所能允许的最小厚度称之为半导体元件设计容忍厚度，金属层上的介质层的厚度小于半导体元件设计容忍厚度的范围会造成电路修补的失败。但是传统方法形成的熔丝结构，熔丝结构上介质层的厚度晶圆间及晶圆内的均匀性是由熔丝结构连接的介质层沉积时的均匀性、连接的介质层研磨时的均匀性及熔丝结构刻蚀的均匀性决定的，在各种因素的影响下，尤其是在对金属层上介质层有高均匀性要求的时候，金属层上介质层的均匀性往往无法满足需求，容易造成半导体元件失效。

发明内容

本发明要解决的技术问题是提供一种能改善熔丝结构中金属层上介质层均匀性的半导体元件熔丝结构。

本发明要解决的另一技术问题是提供一种能改善熔丝结构中金属层上介质层均匀性的半导体元件熔丝结构制造方法。

为解决上述技术问题，本发明提供的半导体元件熔丝结构，包括：硅衬底上依次设置有第一介质层、第一金属层、第二介质层、第二金属层和钝化层，熔丝孔穿过钝化层达到第二介质层，熔丝孔下方具有半导体元件设计容忍厚度的第二介质层，衬垫结构穿过钝化层连接第二金属层，还包括：第三介质层，第三介质层设置在第二介质层中,第三介质层下方具有半导体元件设计容忍厚度的第二介质层。

半导体元件设计容忍厚度：保证电路功能的前提下，半导体元件金属层上的介质层所能允许的最小厚度。

进一步改进上述半导体元件熔丝结构，第二介质层通过两次淀积形成。

进一步改进上述半导体元件熔丝结构，第三介质层厚度为例如或

进一步改进上述半导体元件熔丝结构，第三介质层是氮化硅或氮氧化硅。

本发明提供一种半导体元件熔丝结构制造方法，包括以下步骤：

1)硅衬底上淀积第一介质层；

2)第一介质层上淀积第一金属层；

3)第二金属层上第一次淀积第二介质层；

4)在第一次淀积的第二介质层上淀积第三介质层；

5)在第三介质层上第二次淀积第二介质层；

6)在第二次淀积的第二介质层上淀积第二金属层；

7)在第二金属层和第二次淀积的第二介质层上淀积钝化层；