[发明专利]半导体元件熔丝结构及其制造方法在审
| 申请号： | 201810364822.6 | 申请日： | 2018-04-23 |
| 公开（公告）号： | CN108573952A | 公开（公告）日： | 2018-09-25 |
| 发明（设计）人： | 郭振强 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L23/525 | 分类号： | H01L23/525;H01L21/768 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 焦天雷 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 介质层 熔丝结构 半导体元件 上介质层 钝化层 第二金属层 均匀性 熔丝 第一金属层 均匀性要求 穿过 金属 衬垫结构 依次设置 中金属层 硅衬底 制造 | ||
1.一种半导体元件熔丝结构，包括：硅衬底上依次设置有第一介质层、第一金属层、第二介质层、第二金属层和钝化层，熔丝孔穿过钝化层达到第二介质层，熔丝孔下方具有半导体元件设计容忍厚度的第二介质层，衬垫结构穿过钝化层连接第二金属层；其特征在于，还包括：第三介质层，第三介质层设置在第二介质层中,第三介质层下方具有半导体元件设计容忍厚度的第二介质层。
2.如权利要求1半导体元件熔丝结构，其特征在于：第二介质层通过两次淀积形成。
3.如权利要求1半导体元件熔丝结构，其特征在于：第三介质层厚度为
4.如权利要求1半导体元件熔丝结构，其特征在于：第三介质层是氮化硅或氮氧化硅。
5.一种半导体元件熔丝结构制造方法，其特征在于，包括以下步骤：
1)硅衬底上淀积第一介质层；
2)第一介质层上淀积第一金属层；
3)第二金属层上第一次淀积第二介质层；
4)在第一次淀积的第二介质层上淀积第三介质层；
5)在第三介质层上第二次淀积第二介质层；
6)在第二次淀积的第二介质层上淀积第二金属层；
7)在第二金属层和第二次淀积的第二介质层上淀积钝化层；
8)在钝化层上涂抹光刻胶，光刻形成熔丝孔，该熔丝孔穿过第三介质层和第二次淀积的第二介质层达到第一次淀积的第二介质层；
9)在钝化层上涂抹光刻胶，光刻后制造形成衬垫结构，该衬垫结构与第三金属层形成接触。
6.如权利要求5所述的半导体元件熔丝结构制造方法，其特征在于：第一次淀积的第二介质层厚度为半导体元件设计的容忍厚度。
7.如权利要求5所述的半导体元件熔丝结构制造方法，其特征在于：淀积第三介质层厚度为
8.如权利要求5所述的半导体元件熔丝结构制造方法，其特征在于：第三介质层是氮化硅或氮氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810364822.6/1.html，转载请声明来源钻瓜专利网。
