[发明专利]一种晶圆的测试方法

说明书

本发明提供了一种晶圆的测试方法，应用于晶圆中的芯片单元的检测，其中，测试方法包括以下步骤：步骤S1、判断是否存在未比对的芯片单元；若否，待测晶圆测试结束，退出；步骤S2、晶圆探测工具用以探测获取芯片单元的芯片信息并将芯片信息发送至测试工具；步骤S3、测试工具将芯片信息与待测集合中的每个待测试的芯片单元的标准地址信息进行比对以形成比对结果；若比对结果一致，则测试工具将调用与待测试的芯片单元的对应的测试项对当前的待测试芯片单元执行测试，以获得测试结果并返回步骤S1。其技术的有益效果在于，不仅操作简单方便而且灵活性强，替代了传统方式建control map的种种复杂繁琐过程，提高了测试效率。

技术领域

本发明涉及半导体制备技术领域，尤其涉及一种晶圆的测试方法。

背景技术

集成电路测试，是保证集成电路性能、质量的关键环节之一，而工程诊断测试是集成电路测试的首要环节。而Control map(控制图)在工程诊断测试中尤为重要，它所设定的控制分布图决定被测Die(芯片单元)的地址分布，随着工程诊断的复杂多样性，对controlmap的复杂多样性也提出了更复杂多样的要求。

在现有的测试中control map的建立需要借助测试机台软件进行人工建立control map，通过建立的control map来选择被测Die的位置分布，但是这种操作方式存在以下缺陷：不仅耗费时间长而且对操作人员有一定的专业要求；

耗时长，建立control map 80％以上为人工操作，一张普通的control map至少耗时15分钟，复杂度高的比如100000ea以上Die，要耗费～5Hr以上，该方法适用于对目标Die无特殊地址要求的需求，比如半片或整片wafer的测试；但对于有特定需求的Die，如果从100000ea Die的wafer中纯手工挑选某些特定die进行工程诊断分析，对工程人员是个极大的挑战。

灵活性差，一张工程control map只为某特定需求定制，当需求在不断变化时，需要根据需求建立其相应control map，当需求不断增多时control map的建立需求会倍增，通常情况下一个项目在研发阶段至少要建几十到上百张control map，耗费机时的同时也对control map的管理提出了一定的要求。

测试条目固定，传统测试中通过手工建立wafer map来选中被测Die，这些被测Die只能执行固定flow的测试条目，如果一次测试中想要对被测Die进行灵活筛选以便执行不同分支flow，在当前传统方式建立的control map选Die方式中是无法实现的。

发明内容

针对现有技术中通过人工创建control map对晶圆执行测试存在的上述问题，现提供一种旨在提高测试效率克服芯片单元测试项目单一的测试方法。

具体技术方案如下：

一种晶圆的测试方法，应用于晶圆中的芯片单元的检测，其中，提供一待测晶圆，于所述待测晶圆中预先定义多个待测试的芯片单元以形成一待测集合，并获取所述待测集合中所述待测试的芯片单元的标准地址信息；

每个所述待测试的芯片单元至少对应一个标准测试项；

提供一晶圆探测工具，用以检测获取所述待测晶圆上的所述芯片单元的芯片信息；

提供一测试工具；

所述测试方法包括以下步骤：

步骤S1、判断是否存在未比对的所述芯片单元；

若否，所述待测晶圆测试结束，退出；

步骤S2、所述晶圆探测工具用以探测获取所述芯片单元的所述芯片信息并将所述芯片信息发送至所述测试工具；

步骤S3、所述测试工具将所述芯片信息与所述待测集合中的每个所述待测试的芯片单元的所述标准地址信息进行比对以形成比对结果；