[发明专利]具有嵌入式内存的系统级封装内存模块

说明书

本发明公开了一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分，以及所述内存电路和所述基板之间没有直接的金属连接。因为所述系统级封装内存模块可被客制化以因应不同的内存电路和非内存电路，所以所述系统级封装内存模块具有优化的效能、效率以及成本的一组合。

原申请案的申请日为2014年10月23日，申请号为201410573292.8，以及发明名称为“具有嵌入式内存的系统级封装内存模块”。

技术领域

本发明涉及一种具有嵌入式内存的系统级封装内存模块。

背景技术

一般说来，内存电路通常会基于特定工业标准(例如联合电子设备工程会议(Joint Electronic Device Engineering Council,JEDEC))而被设计成独立于应用逻辑电路的标准内存电路。也就是说基于特定工业标准，内存电路是被设计成适用于各种不同应用逻辑电路的标准内存电路。

在应用逻辑电路中，应用逻辑电路需要内存控制器以控制标准内存电路与应用逻辑电路之间的沟通。因为内存控制器必须和各种不同的标准内存电路沟通，所以在应用逻辑电路中的内存控制器倾向被设计具有次佳化的效能、效率以及成本，以因应各种不同的标准内存电路。

然而，现在业界倾向于提供内存电路的已知良好芯片(known good die)以方便和应用逻辑电路整合于系统级封装(System in Package,SIP)模块。因为应用逻辑电路仅需和内存电路的确认好芯片沟通，所以如果应用逻辑电路中的内存控制器还是被设计成具有次佳化的效能、效率以及成本，以因应各种不同的标准内存电路，则系统级封装模块将不会发挥最大效能。

发明内容

本发明的一实施例公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一内存控制器、一内存电路和一基板，其中所述非内存电路、所述内存控制器和所述内存电路是堆栈后共同封装于所述基板之上，所述内存电路与所述内存控制器是形成在同一片半导体芯片上，且所述内存电路和所述基板之间没有直接的金属连接。

本发明的另一实施例公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分。所述内存电路和所述基板之间没有直接的金属连接，在所述内存电路和所述基板之间存在间隙，以及所述间隙被树脂填充。

本发明公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块是整合一内存电路(嵌入式动态随机存取内存)、一非内存电路(逻辑电路)和一基板于一系统级封装内，所以本发明可缩小所述系统级封装内存模块的面积。另外，因为本发明的系统级封装内存模块可被客制化以因应不同的内存电路(嵌入式动态随机存取内存)和非内存电路(逻辑电路)，所以本发明的系统级封装内存模块具有优化的效能、效率以及成本的一组合。

附图说明

图1是本发明的一第一实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。

图2是本发明的一第二实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。

图3是本发明的一第三实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。

图4A是本发明的一第四实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。

图4B是说明系统级封装内存模块的爆炸示意图。