[发明专利]包括多个层叠的晶片的半导体封装

说明书

包括多个层叠的晶片的半导体封装。一种半导体封装包括核心晶片和密封剂层。核心晶片层叠在基础晶片上以暴露基础晶片的边缘区域。密封剂层被设置为覆盖核心晶片的侧表面以及基础晶片的暴露的边缘区域的表面。基础晶片的边缘区域的表面包括由密封剂层至少部分地填充的凹/凸状结构。

技术领域

本公开总体上涉及半导体封装技术，更具体地，涉及包括多个层叠的晶片的半导体封装。

背景技术

在电子行业，随着多功能电子系统的发展以及较小的电子系统或产品的较大存储容量，越来越需要在三维半导体封装中垂直地层叠多个半导体晶片的技术。另外，需要高带宽存储器(HBM)解决方案技术以获得快速的信号传输速度。即使在半导体封装中层叠多个半导体晶片，大量努力仍集中于减小半导体封装的尺寸。因此，半导体封装的密封剂的外侧表面与半导体晶片的层叠物的侧表面之间的距离已被减小，这导致半导体封装的密封剂从半导体晶片脱离的脱层现象。

发明内容

根据实施方式，一种半导体封装包括核心晶片和密封剂层。核心晶片被层叠在基础晶片上以暴露基础晶片的边缘区域。密封剂层被设置为覆盖核心晶片的侧表面以及基础晶片的暴露的边缘区域的表面。基础晶片的边缘区域的表面包括由密封剂层至少部分地填充的凹/凸状结构。

根据另一实施方式，一种半导体封装包括第一半导体封装、互连结构化层和半导体器件。第一半导体封装包括：核心晶片，其层叠在基础晶片上以暴露基础晶片的边缘区域；以及第一密封剂层，其被设置为覆盖核心晶片的侧表面以及基础晶片的暴露的边缘区域的表面。基础晶片的边缘区域的表面包括由密封剂层至少部分地填充的凹/凸状结构。第一半导体封装被安装在互连结构化层上。半导体器件被设置在互连结构化层上以位于第一半导体封装旁边。第二密封剂层被设置为覆盖第一半导体封装和半导体器件。

附图说明

鉴于附图和所附详细描述，本公开的各种实施方式将变得更显而易见，附图中：

图1和图2是示出根据实施方式的半导体封装的横截面图；

图3是示出根据实施方式的半导体封装的平面图；

图4是示出根据另一实施方式的半导体封装的横截面图；

图5是示出采用包括根据一些实施方式的至少一个半导体封装的存储卡的电子系统的框图；以及

图6是示出包括根据一些实施方式的至少一个半导体封装的另一电子系统的框图。

具体实施方式

本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词语，术语的含义可被解释为根据实施方式所属领域的普通技术人员而不同。如果详细定义，则可根据定义来解释术语。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有实施方式所属领域的普通技术人员通常理解的相同含义。

将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分，而非用于限定元件本身或者意指特定顺序。

半导体封装可包括诸如半导体芯片或半导体晶片的电子器件。半导体芯片或半导体晶片可通过使用划片工艺将诸如晶圆的半导体基板分离成多片来获得。半导体芯片可对应于存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储器芯片可包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可包括集成在半导体基板上的逻辑电路。半导体封装可用在诸如移动电话的通信系统、与生物技术或保健关联的电子系统或可穿戴电子系统中。