[发明专利]一种应用于输出信号压摆率控制的CMOS驱动器

说明书

本发明公开一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，包括依次连接的延迟锁相环DLL、采样电路DFFs和驱动电路driver；延迟锁相环包括依次连接的鉴频鉴相器PFD、电荷泵电路CP、环路低通滤波器LPF和压控延时电路VCDL。与典型的输出信号压摆率控制输出驱动器相比较，本发明的压摆率控制采用延迟锁相环的等延时信号，在PVT变化的影响下，当延迟锁相环锁定时，延时锁相环的相位信号时钟保持恒定的等间隔延时，再使用恒定的延时信号进行叠加，得到一个恒定的压摆率信号，从而改善了传统的三态门压摆率控制输出驱动器的驱动能力因工艺偏差、工作环境温度变化和供电电压变化而产生较大的影响，导致输出信号压摆率产生较大改变的缺点。

技术领域

本发明属于集成电路技术领域，特别涉及一种应用于输出信号压摆率控制的CMOS驱动器。

背景技术

驱动器的输出信号压摆率与驱动器的电路结构、负载特性、工艺偏差、工作环境温度变化和供电电压变化等因素相关。根据对信号频谱的分析，我们知道，信号变化的速率越快，其所包含的高频分量的能量越大，降低传输信号的压摆率，可以显著减少信号中所含有的高频分量的能量和辐射强度，从而有效的降低信号辐射导致的电磁串扰。而随着当今所传输数据率的快速提升，驱动器的输出信号高频成分引起的电磁串扰和电磁兼容问题愈发严重，解决电磁干扰逐渐成为驱动器设计所面临的重要挑战。因此，在设计输出信号压摆率控制驱动器的时候，有必要采取措施，在保证传输速率的前提下，降低输出信号压摆率。

传统的压摆率控制输出驱动器如图1所示，图1中压摆率控制输出驱动器由三态门、压摆率输出预驱动器和CMOS驱动器三部分组成。该结构在工艺偏差、工作温度变化和供电电压变化(Process,Voltage,Temperature,PVT)的影响下，预驱动的反相器和驱动器的CMOS反相器的驱动能力产生较大的变化，从而导致压摆率也发生较大的变化。

发明内容

本发明的目的在于提供一种应用于输出信号压摆率控制的CMOS驱动器，以解决传统输出信号压摆率控制驱动器在工艺偏差、工作环境温度变化和供电电压变化的影响下，驱动能力变化较大导致输出信号压摆率发生较大变化的问题。本发明CMOS驱动器，可以有效地降低输出信号跳变沿的上升和下降速度，并使输出信号跳变沿的上升和下降速度在PVT的影响下在较小的范围内发生变化，实现输出信号压摆率的控制。

为了实现上述目的，本分买那个采用如下技术方案：

一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，包括依次连接的延迟锁相环DLL、采样电路DFFs和驱动电路driver；延迟锁相环包括依次连接的鉴频鉴相器PFD、电荷泵电路CP、环路低通滤波器LPF和压控延时电路VCDL。

进一步的，鉴频鉴相器PFD的两个输入端分别连接参考时钟信号CLK和压控延时线电路VCDL最后一级输出的时钟信号，输出为两个时钟信号之间的相位差信号；鉴频鉴相器PFD的输出端连接电荷泵电路CP的输入端；电荷泵电路CP由偏置电路和开关电路构成，用于将鉴频鉴相器PFD输出的相位差信号转化为充放电电流信号；电荷泵电路CP的输出端连接环路低通滤波器LPF的输入端；环路低通滤波器LPF的输入为电荷泵电路CP输出的充放电电流信号，将其转换为输出电压信号；环路低通滤波器LPF的输出端连接压控延时电路VCDL的输入端；压控延时线电路VCDL由32个相位延时单元组成，输入为参考时钟信号CLK，同时由环路低通滤波器LPF的电压信号32个相位延时单元进行控制，输出为32个等相位间隔的时钟信号，并选取其中相邻若干个等相位间隔时钟信号输出给采样电路DFFs。

进一步的，若干个等相位间隔时钟信号具体为8个。

进一步的，采样电路DFFs由若干个触发器DFF构成，输入为延时锁相环的32个等相位间隔时钟信号中的若干个相邻时钟信号和伪随机发生器的数据信号DATA，若干个相邻时钟信号通过对应触发器DFF对伪随机发生器数据信号DATA进行采样得到若干个等延时的输出数据信号；这若干个等延时的输出数据信号输出给驱动电路driver。