[发明专利]一种应用于输出信号压摆率控制的CMOS驱动器

权利要求书

1.一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，包括依次连接的延迟锁相环DLL、采样电路DFFs和驱动电路driver；延迟锁相环包括依次连接的鉴频鉴相器PFD、电荷泵电路CP、环路低通滤波器LPF和压控延时电路VCDL；

鉴频鉴相器PFD的两个输入端分别连接参考时钟信号CLK和压控延时线电路VCDL最后一级输出的时钟信号，输出为两个时钟信号之间的相位差信号；鉴频鉴相器PFD的输出端连接电荷泵电路CP的输入端；

电荷泵电路CP由偏置电路和开关电路构成，用于将鉴频鉴相器PFD输出的相位差信号转化为充放电电流信号；电荷泵电路CP的输出端连接环路低通滤波器LPF的输入端；

环路低通滤波器LPF的输入为电荷泵电路CP输出的充放电电流信号，将其转换为输出电压信号；环路低通滤波器LPF的输出端连接压控延时电路VCDL的输入端；

压控延时线电路VCDL由32个相位延时单元组成，输入为参考时钟信号CLK，同时由环路低通滤波器LPF的电压信号对32个相位延时单元进行控制，输出为32个等相位间隔的时钟信号，并选取其中相邻若干个等相位间隔时钟信号输出给采样电路DFFs；

采样电路DFFs由若干个触发器DFF构成，输入为延时锁相环的32个等相位间隔时钟信号中的若干个相邻时钟信号和伪随机发生器的数据信号DATA，若干个相邻时钟信号通过对应触发器DFF对伪随机发生器数据信号DATA进行采样得到若干个等延时的输出数据信号；这若干个等延时的输出数据信号输出给驱动电路driver；

驱动电路driver由24个CMOS缓冲器组成，每个缓冲器尺寸相同，提供相同的延时；

伪随机发生器的数据信号DATA，经过采样电路DFFs后生成若干个等延时的信号，这若干个等延时信号进行叠加，得到信号POUT1，再将信号POUT1进行延时，得到信号POUT2，再将信号POUT2和信号POUT1进行叠加，得到输出信号输出给负载。

2.根据权利要求1所述的一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，若干个等相位间隔时钟信号具体为8个。