[发明专利]一种集成电路印制板的测试装置及测试方法

权利要求书

1.一种集成电路印制板的测试装置，其特征在于，包括：

第一边界扫描调试器，包含第一端口及第二端口，所述第一端口与所述集成电路印制板的第一部分器件中的第一个器件的输入端连接，所述第二端口与所述第一部分器件中的最后一个器件的输出端连接，所述第一部分器件为所述集成电路印制板中顺序连接的多个器件，从而通过所述第一边界扫描调试器完成对所述第一部分器件的边界测试；

第二边界扫描调试器，包含第三端口及第四端口，所述第三端口与所述集成电路印制板的第二部分器件中的第一个器件的输入端连接，所述第四端口与所述第二部分器件中的最后一个器件的输出端连接；其中，所述第二部分器件为所述集成电路印制板中除所述第一部分器件外的顺序连接的多个器件，所述第一部分器件与所述第二部分器件的功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换，从而通过所述第二边界扫描调试器完成对所述第二部分器件的边界测试；

连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数，从而通过所述连接线测试单元完成对所述第一部分器件与所述第二部分器件之间的连接线的边界测试。

2.如权利要求1所述的装置，其特征在于，所述第一部分器件及所述第二部分器件中的每个器件中包含多个边界扫描单元BSC，所述每个器件中包含的多个边界扫描单元与该器件中的多个端口一一对应。

3.如权利要求1或2所述的装置，其特征在于，在所述集成电路印制板为基带处理单元BBU时，所述第一部分器件包含多个可擦除可编辑逻辑器件EPLD，所述第二部分器件包含多个现场可编程门阵列FPGA及多个系统级芯片SOC。

4.如权利要求3所述的装置，其特征在于，在所述集成电路印制板为基带处理单元BBU时，第三器件为电可擦可编程只读存储器EEPROM或闪存Flash芯片。

5.一种集成电路印制板的测试方法，应用于如权利要求1-4中任一项所述的集成电路印制板的测试装置中，其特征在于，所述方法包括：

所述测试装置的第一边界扫描调试器对所述集成电路印制板的第一部分器件进行测试，确定所述第一部分器件是否连接成功；其中，所述第一部分器件为所述集成电路印制板中顺序连接的具有第一功能的多个器件；

所述测试装置的第二边界扫描调试器对所述集成电路印制板的第二部分器件进行测试，确定所述第二部分器件是否连接成功；其中，所述第二部分器件为所述集成电路印制板中顺序连接的具有第二功能的多个器件，所述第一功能与所述第二功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换；

在确定所述第一部分器件及所述第二部分器件连接成功后，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，确定所述连接线是否连接成功；其中，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数；

在所述测试装置的连接线测试单元确定所述连接线连接成功后，完成对所述集成电路印制板的测试过程。