[发明专利]一种功率半导体芯片集成元胞栅电阻版图设计

说明书

本发明提供一种功率半导体器件，包括功率半导体芯片，所述功率半导体芯片包括栅极区和元胞区，其特征在于：所述元胞区内并联设置多个元胞，所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元，所述栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值，能够进一步降低汇流条寄生电阻的影响，较好地提高芯片元胞之间动态一致性。

技术领域

本发明涉及半导体器件领域，具体涉及一种功率半导体器件。

背景技术

在电力电子装置中，一个功率半导体芯片由功能划分为：有源区、终端区和栅极区三部分。有源区又称为元胞区，为芯片的功能区域，主要影响芯片的电流相关参数，如导通电压，阈值电压参数；终端区位于芯片的边缘区域，主要影响芯片的耐压参数；栅极区包括栅电极和栅汇流条，为芯片的栅极控制区域，影响器件的开关特性。

目前的功率半导体芯片通常是由大量元胞并联形成，每个元胞的栅经汇流条连接至芯片的栅电极，如图1所示，其中R1为芯片栅电极的寄生电阻。虽然元胞间栅电极是并联起来的，但是由于栅材料本身具有一定的寄生电阻，每个元胞至栅电极的距离不同导致元胞间的信号传递不同步，会造成元胞开关动态的不一致，进而使得芯片在动态过程中，个别元胞在某一时刻承受过大电流或电压而损坏，致使整个芯片损坏。

发明内容

本发明所要解决的技术问题是提高大功率电力电子芯片内部元胞间开关动态一致性。

为解决上述技术问题，本发明提供了一种功率半导体器件，包括功率半导体芯片，所述功率半导体芯片包括栅极区和元胞区，所述元胞区内并联设置多个元胞，所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元，所述栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。

可选地，所述第一电阻单元的电阻阻值等于或大于所述栅汇流条的寄生电阻。

可选地，所述第一电阻单元包括至少一个电阻。

可选地，所述电阻包括多个串联的电阻或多个并联的电阻。

可选地，所述功率半导体芯片为至少一个。

可选地，所述功率半导体芯片包括多个串联的功率半导体芯片和/或多个并联的功率半导体芯片。

可选地，所述功率半导体芯片的所述栅电极和所述栅汇流条之间串联有第二电阻单元。

可选地，所述第二电阻单元包括多个串联的电阻或多个并联的电阻。

可选地，所述元胞栅电阻图形包括不规则图形。

可选地，所述功率半导体芯片包括垂直型半导体器件。

本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值，能够进一步降低汇流条寄生电阻的影响，较好地提高芯片元胞之间动态一致性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中功率半导体芯片内多元胞并联的等效电路图；

图2为本发明实施例功率半导体芯片内一个元胞的版图顶视图；