[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其特征在于，包括：

存储胞元阵列，形成有多个存储胞元；

页面缓冲器读出电路，保持自所述存储胞元阵列所选择的页面读取的数据、或保持编程至所述存储胞元阵列所选择的页面的数据，

在由所述存储胞元阵列上延伸的p根位线规定的行方向上的1间距内，所述页面缓冲器读出电路配置为n列×m段，其中n为2以上的整数，m为2以上的整数，

所述页面缓冲器读出电路包含锁存电路，且在所述1间距内形成有用于n组锁存电路的多根布线，

在第1锁存电路连接于保持数据的第1节点的第1布线与第2锁存电路连接于保持数据的第2节点的第2布线之间，形成有连接于第1页面缓冲器读出电路的第1读出节点的第3布线及连接于第2页面缓冲器读出电路的第2读出节点的第4布线。

2.根据权利要求1所述的半导体存储装置，其特征在于：在所述第3布线与所述第4布线之间形成有连接于接地的第5布线。

3.根据权利要求2所述的半导体存储装置，其特征在于：所述第1布线与所述第2布线关于所述第5布线而以线对称的方式配置。

4.根据权利要求1所述的半导体存储装置，其特征在于：所述第1节点经由第1转移晶体管而自所述第1读出节点接收电荷，所述第2节点经由第2转移晶体管而自所述第2读出节点接收电荷。

5.根据权利要求1所述的半导体存储装置，其特征在于：所述n组锁存电路形成于以所述1间距规定的N阱区域及P阱区域内。

6.根据权利要求5所述的半导体存储装置，其特征在于：在所述N阱区域内形成有所述n组锁存电路的P沟道金属氧化物半导体晶体管，在所述P阱区域内形成有所述n组锁存电路的N沟道金属氧化物半导体晶体管。

7.根据权利要求1所述的半导体存储装置，其特征在于：所述页面缓冲器读出电路在所述1间距内以2列×4段的布局配置。

8.根据权利要求7所述的半导体存储装置，其特征在于：在所述1间距内，在一对电源供给用布线的内侧，依次形成有连接于第1锁存电路的一节点的布线、连接于所述第1锁存电路的另一节点的布线、连接于第1读出节点的布线、连接于接地的布线、连接于第2锁存电路的一节点的布线及连接于所述第2锁存电路的另一节点的布线。