[发明专利]基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法

说明书

本发明提供了一种基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法，该互连结构包含纳米银焊膏和陶瓷板，用纳米银焊膏填充陶瓷板的通孔，烧结形成导电通路，进一步通过纳米银焊膏烧结，实现芯片电极的堆叠互连；陶瓷基板作为绝缘板以及垫高层，增加两芯片的距离，避免芯片间的边缘击穿效应；该互连结构的连接可实现多个芯片的纵向互连，且所选材料包含陶瓷基板和纳米银焊膏，纳米银焊膏烧结后主要成分为银，其导电性能与耐温性能与纯银相近，均为耐高温材料，可用于大功率芯片的互连；与其他封装形式相比，结构简单，可操作性强，且具有较普遍的适用性，是实现高温高压堆叠封装的简单有效方法。

技术领域

本发明涉及半导体功率器件封装领域，尤其涉及一种基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法，将纳米银焊膏用于填充陶瓷通孔和堆叠互连，实现功率芯片的三维堆叠。

背景技术

碳化硅是典型的第三代半导体材料，随着电子行业的不断发展，碳化硅器件应运而生，其工作温度高，耐压高，旧的封装形式很难完全发挥碳化硅器件的优越性。碳化硅器件对封装的需求主要体现在高温高压封装，目前，针对碳化硅器件封装的研究单位还很少，多碳化硅功率芯片的封装多为模块形式，体积庞大，通过焊料焊接实现芯片贴装，采用引线键合实现芯片电极与外接端子的互连，焊料焊接的主要问题在于焊接完成后焊接层材料性质不变，其耐温较低，影响二次焊接材料的选择，引线键合的问题在于封装尺寸受限于引线高度，其引线增加了寄生电感及电阻，降低了封装可靠性。纵向堆叠是实现小型化、集成化的有效途径之一，限制纵向堆叠封装技术发展的关键因素在于芯片间的互连技术，目前芯片间互连的技术方法还很不成熟，因此需要研究新的封装形式来满足高温高压的需求，同时减小封装体积，增加封装可靠性。

本申请人已经提出了发明名称为一份基于三层DBC基板的碳化硅器件封装结构及制造方法，公开号为CN107393882A，公开日为2017年11月24日，该技术方案中封装结构包含三层图形化的DBC基板形成上中下结构，两层纳米银焊膏，纵向碳化硅功率芯片及耐高温填料；但是该方案中仅仅是通过DBC基板的图形化及纳米银焊膏的连接实现芯片电极无引线引出，不能形成三位堆叠的互连结构。

发明内容

本发明的目的在于实现碳化硅器件的三维堆叠满足高温高压的需求，同时尽量的减小封装体积，增加封装可靠性，本发明要解决的技术问题为多芯片堆叠的连接问题，这种连接结构不仅耐高温高压，并且连接稳定可靠。

为达到上述目的，本发明提出如下技术方案：

一种基于纳米银焊膏的SiC器件三维堆叠互连结构，由陶瓷基板和纳米银焊膏组成，陶瓷基板上钻有通孔，在通孔内壁和两连接界面均淀积金属铜种子层，通孔内填充纳米银焊膏，烧结形成导电通路，进一步通过纳米银焊膏烧结实现芯片各电极的连接。

优选的，所述纳米银焊膏自身具有流动性，方便刷涂，且通过加压更易填充空隙。

优选的，所述基于纳米银焊膏的SiC器件三维堆叠互连结构中的陶瓷基板是通过激光打孔形成通孔，且通孔内壁和两连接界面均淀积金属铜种子层。

优选的，所述陶瓷基板中通孔孔径范围100μm~2mm，孔径越大越易填充。

优选的，所述芯片为碳化硅功率芯片，且其上下表面镀银。

优选的，所述基于纳米银焊膏的SiC器件三维堆叠互连结构的制作方法如下：

（1）陶瓷基板激光打孔，根据电极尺寸设计打孔的位置和孔径的大小；

（2）陶瓷基板的表面及通孔侧壁淀积种子层，然后在陶瓷基板的表面镀银；

（3）将芯片进行双面镀银；

（4）将陶瓷基板的通孔用纳米银焊膏填充，进行烧结，形成连接结构；