[发明专利]一种实现非易失性内存芯片数据保护的方法及系统

说明书

本发明涉及一种实现非易失性内存芯片数据保护的方法及系统，包括如下步骤：步骤1：系统供电模块PSU异常或者断电，PSU发出掉电信号到系统的可编程逻辑器件；步骤2：可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片，PCH芯片将接收到的异步DRAM刷新信号传输到CPU;步骤3：CPU接收到异步DRAM刷新信号后，将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中；步骤4：CPU刷新完成后，发送刷新完成信号到PCH芯片，PCH芯片将刷新完成信号发送到非易失性内存芯片NVDIMM，触发“SAVE”，将DRAM中的数据保存到非易失性内存芯片NVDIMM中。

技术领域

[本发明属于存储系统技术领域，具体涉及一种实现非易失性内存芯片数据保护的方法及系统。

背景技术

对于存储系统来说保护数据是很重要的一项指标，非易失性内存芯片NVDIMM能够在系统掉电的时候保存数据使其不丢失，现有技术中供电的PSU异常或者断电时，系统会触发CPU将数据刷到非易失性内存芯片NVDIMM的DRAM，数据刷到非易失性内存芯片NVDIMM的DRAM中必须到达设定的固定时间才触发SAVE信号，容易造成数据的丢失。此为现有技术的不足之处。

发明内容

本发明的目的在于，针对上述现有技术存在的缺陷，提供设计一种实现非易失性内存芯片数据保护的方法及系统，以解决上述技术问题。

为了达到上述目的，本发明的技术方案是：

一种实现非易失性内存芯片数据保护的方法，包括如下步骤：

步骤1：系统供电模块PSU异常或者断电，PSU发出掉电信号到系统的可编程逻辑器件；

步骤2：可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片，PCH芯片将接收到的异步DRAM刷新信号传输到CPU;

步骤3：CPU接收到异步DRAM刷新信号后，将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中；

步骤4：CPU刷新完成后，发送刷新完成信号到PCH芯片，PCH芯片将刷新完成信号发送到非易失性内存芯片NVDIMM，触发“SAVE”，将DRAM中的数据保存到非易失性内存芯片NVDIMM中。

进一步的，步骤2中，PCH芯片将接收到的异步DRAM刷新信号通过电源管理同步信号PM_SYNC传输到CPU中。

进一步的，步骤3还包括：

步骤31：CPU接收到异步DRAM刷新信号后，利用主板上滤波电容上的余点提供能量，进入中断服务子程序，中断服务子程序的作用是将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中。

进一步的，步骤31包括：

步骤311：计算出保护缓冲数据的大小，并在非易失性内存芯片NVDIMM的DRAM里面分配一段栈空间来保存保护缓冲的数据；

步骤312：将需要保护缓冲的数据依次入栈；

进一步的，步骤312之后还包括：

步骤313：完成数据入栈之后，对比保护缓冲的数据与栈空间数据，如果数据对比大小一致，则返回值success。

进一步的，步骤31之后还包括：

步骤32：当bios检测到返回值为success后，触发刷新完成信号为高电平。

进一步的，步骤2中，还包括：可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片，PCH芯片内的计数器开始计时，同时PCH芯片将接收到的异步DRAM刷新信号传输到CPU;