[发明专利]一种实现非易失性内存芯片数据保护的方法及系统

权利要求书

1.一种实现非易失性内存芯片数据保护的方法，其特征在于，包括如下步骤：

步骤1：系统供电模块PSU异常或者断电，PSU发出掉电信号到系统的可编程逻辑器件；

步骤2：可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片，PCH芯片将接收到的异步DRAM刷新信号传输到CPU;

步骤3：CPU接收到异步DRAM刷新信号后，将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中；

步骤4：CPU刷新完成后，发送刷新完成信号到PCH芯片，PCH芯片将刷新完成信号发送到非易失性内存芯片NVDIMM，触发“SAVE”，将DRAM中的数据保存到非易失性内存芯片NVDIMM中。

2.根据权利要求1所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，步骤2中，PCH芯片将接收到的异步DRAM刷新信号通过电源管理同步信号PM_SYNC传输到CPU中。

3.根据权利要求2所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，步骤3还包括：

步骤31：CPU接收到异步DRAM刷新信号后，利用主板上滤波电容上的余点提供能量，进入中断服务子程序，中断服务子程序的作用是将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中。

4.根据权利要求3所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，步骤31包括：

步骤311：计算出保护缓冲数据的大小，并在非易失性内存芯片NVDIMM的DRAM里面分配一段栈空间来保存保护缓冲的数据；

步骤312：将需要保护缓冲的数据依次入栈。

5.根据权利要求4所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，步骤312之后还包括：

步骤313：完成数据入栈之后，对比保护缓冲的数据与栈空间数据，如果数据对比大小一致，则返回值success。

6.根据权利要求5所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，步骤31之后还包括：

步骤32：当bios检测到返回值为success后，触发刷新完成信号为高电平。

7.根据权利要求6所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，

步骤2中，还包括：可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片，PCH芯片内的计数器开始计时，同时PCH芯片将接收到的异步DRAM刷新信号传输到CPU;

当PCH芯片内的计数器计数达到设定阈值之前，bios没有检测到返回值为success，PCH芯片内的计数器计数达到设定阈值后，将刷新完成信号发送到非易失性内存芯片NVDIMM，触发“SAVE”，将DRAM中的数据保存到非易失性内存芯片NVDIMM中。

8.根据权利要求7所述的一种实现非易失性内存芯片数据保护的方法，其特征在于，

刷新完成信号为PCH芯片上的一个GPIO，BIOS在收到返回值为success之后把此信号设为高电平；

栈空间的大小由保护缓冲的数据的大小决定；

可编程逻辑器件为CPLD芯片。

9.一种实现非易失性内存芯片数据保护的系统，其特征在于，包括

CPU和PCH芯片，所述CPU与PCH芯片连接；

PCH芯片连接有非易失性内存芯片NVDIMM, 非易失性内存芯片NVDIMM内设有DRAM，CPU与DRAM连接；

PCH芯片还连接有可编程逻辑器件，可编程逻辑器件连接有供电模块PSU。

10.根据权利要求9所述的一种实现非易失性内存芯片数据保护的系统，其特征在于，PCH芯片通过PM_SYNC信号与CPU连接；

PCH芯片上定义一个GPIO接口用于接收刷新完成信号，PCH芯片的GPIO接口与CPU连接。