[发明专利]静态随机存取存储单元、静态随机存取存储器及电子装置

权利要求书

1.一种静态随机存取存储单元，其特征在于，包括：

具有第一存储节点的第一反相器和具有第二存储节点的第二反相器，所述第一反相器的输出端和所述第二反相器的输入端相互连接，所述第一反相器的输入端和所述第二反相器的输出端相互连接；

第一传输门和/或第二传输门，所述第一传输门和/或第二传输门的控制端分别连接至相应的字线上，所述第一传输门和所述第二传输门的一端分别连接至相应的位线上；以及

第三反相器和/或第四反相器，所述第三反相器连接在所述第一传输门的另一端和所述第一存储节点之间，所述第四反相器连接在所述第二传输门的另一端和所述第二存储节点之间。

2.如权利要求1所述的静态随机存取存储单元，其特征在于，所述第一反相器包括第一上拉晶体管和第一下拉晶体管；所述第一上拉晶体管和第一下拉晶体管的栅极互相连接，作为所述第一反相器的输入端，并连接至所述第二存储节点；所述第一上拉晶体管的漏极和第一下拉晶体管的漏极相互连接，作为所述第一反相器的输出端，并连接至所述第一存储节点；所述第一上拉晶体管的源极连接所述第二反相器或连接第一电压，所述第一下拉晶体管的源极接地或者连接第二电压。

3.如权利要求2所述的静态随机存取存储单元，其特征在于，所述第一上拉晶体管为PMOS晶体管，所述第一下拉晶体管为NMOS晶体管。

4.如权利要求1所述的静态随机存取存储单元，其特征在于，所述第二反相器包括第二上拉晶体管和第二下拉晶体管；所述第二上拉晶体管和第二下拉晶体管的栅极互相连接，作为所述第二反相器的输入端，并连接至所述第一存储节点；所述第二上拉晶体管的漏极和第二下拉晶体管的漏极相互连接，作为所述第二反相器的输出端，并连接至所述第二存储节点；所述第二上拉晶体管的源极连接所述第一反相器或连接第一电压，所述第二下拉晶体管的源极接地或者连接第二电压。

5.如权利要求4所述的静态随机存取存储单元，其特征在于，所述第二上拉晶体管为PMOS晶体管，所述第二下拉晶体管为NMOS晶体管。

6.如权利要求1所述的静态随机存取存储单元，其特征在于，所述第三反相器包括第三上拉晶体管和第三下拉晶体管；所述第三上拉晶体管和第三下拉晶体管的栅极互相连接，作为所述第三反相器的输入端，并连接至所述第一存储节点；所述第三上拉晶体管的漏极和第三下拉晶体管的漏极相互连接，作为所述第三反相器的输出端，并连接至所述第一传输门的一端；所述第三上拉晶体管的源极连接第一电压或第三电压，所述第三下拉晶体管的源极接地或者连接第二电压。

7.如权利要求6所述的静态随机存取存储单元，其特征在于，所述第三上拉晶体管为PMOS晶体管，所述第三下拉晶体管为NMOS晶体管。

8.如权利要求1所述的静态随机存取存储单元，其特征在于，所述第四反相器包括第四上拉晶体管和第四下拉晶体管；所述第四上拉晶体管和第四下拉晶体管的栅极互相连接，作为所述第四反相器的输入端，并连接至所述第二存储节点；所述第四上拉晶体管的漏极和第四下拉晶体管的漏极相互连接，作为所述第四反相器的输出端，并连接至所述第二传输门的一端；所述第四上拉晶体管的源极连接第一电压或第三电压，所述第四下拉晶体管的源极接地或者连接第二电压。

9.如权利要求8所述的静态随机存取存储单元，其特征在于，所述第四上拉晶体管为PMOS晶体管，所述第四下拉晶体管为NMOS晶体管。

10.如权利要求1所述的静态随机存取存储单元，其特征在于，所述第一传输门包括第一传输晶体管，所述第二传输门包括第二传输晶体管，所述第一传输晶体管和所述第二传输晶体管分别为NMOS晶体管或PMOS晶体管。

11.如权利要求1至10中任一项所述的静态随机存取存储单元，其特征在于，所述第一传输门和所述第二传输门的晶体管具有比所述第一反相器和第二反相器的晶体管更低的阈值电压。