[发明专利]一种封装结构及其制作方法

说明书

一种封装结构，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖键合丝部并覆盖待封装芯片的至少一部分。本申请还公开了一种制作封装结构的方法。

技术领域

本发明涉及半导体封装工艺技术领域。更具体地，涉及一种封装结构及其制作方法。

背景技术

目前在集成电路中，电子器件的隔离保护一般应用点胶隔离技术，即利用胶将芯片整体包覆以将键合丝之间彼此隔离、将键合丝与环境隔离，从而确保芯片的功能得以实现。

但是目前的技术，键合丝结构强度不够，点胶后容易塌丝、碰丝；且当电路的应用环境存在冷热交替情况时，由于材料的不同，其热膨胀系数也存在较大偏差，会存在器件在热环境试验中的热应力匹配问题，隔离胶的热胀冷缩使得塌丝、碰丝风险加大。

此外，目前的点胶技术精度不够。对于一些应用场合，例如，X射线探测器中，当对贴合在电路板上的待封装裸芯片进行键合与点胶时，需要预留出适当的空间以用于叠加其他部件，一旦点胶的精度不够覆盖区域出现误差，将直接影响后续工艺步骤，封装后的芯片或器件无法正常运行。

因此，需要提供一种具有键合丝强度高、点胶精度高、内应力匹配良好的封装结构及其制作方法。

发明内容

本发明的目的在于提供一种强度隔离保护性能的封装结构及其制作方法。

为达到上述目的，本发明采用下述技术方案：

一种封装结构，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖键合丝部并覆盖待封装芯片的至少部分。

优选地，待封装芯片上的键合点与电路基板上的键合点的跨距为1.3-1.7mm。

优选地，每个键合丝通路为硅铝丝或金丝。

优选地，当键合丝通路为硅铝丝时，键合丝部的送线角度为30°-70°，当键合丝通路为金丝时，键合丝部的送线角度为90°。

优选地，键合丝部的拱高高于待封装芯片50-300μm。

优选地，键合丝部中每个键合丝通路采用双线键合结构。

优选地，胶点部包括限定点胶区域的筑坝区和由筑坝区限定的用于填充胶的填充区。

优选地，筑坝区的位置精度不低于10μm。

本公开还提供了一种制作封装结构的方法，方法包括：将键合丝部与待封装芯片和电路基板键合，其中，键合丝部包括多个键合丝通路，每个键合丝通路配置为两点弯折结构；以及进行点胶操作，令通过点胶操作形成的胶点部覆盖键合丝部并覆盖待封装芯片的至少部分。

优选地，进行点胶操作的步骤包括：形成筑坝区，筑坝区用于限定点胶区域；形成填充区，填充区为筑坝区限定的用于填充胶的区域；以及对所形成的筑坝区和填充区进行固化。

优选地，对形成的筑坝区和填充区进行固化的步骤为阶梯式固化：以50-100℃固化45-60min；以及以100-160℃固化25-35min。

优选地，所形成筑坝区的位置精度不低于10μm。

优选地，在进行点胶操作的步骤中，以粘度范围在20Pa.s-80Pa.s的胶，2ml/min的胶量进行点胶，且胶点直径控制在10-30μm，针头行进速度2-20mm/s，工作温度为20-60℃。

本发明的有益效果如下：

本发明所述技术方案能够提供一种具有高强度高精度并能提供良好隔离保护的封装结构及其制作方法。