[发明专利]一种半导体器件

说明书

本发明提供一种半导体器件，包括半导体衬底，半导体衬底中形成有体区和漂移区，体区内形成有源区，漂移区内形成有漏区；场氧化层，场氧化层位于漂移区上且漂移区包围至少部分场氧化层；场板结构，场板结构跨设在半导体衬底和场氧化层上，并延伸到体区上；多个接触孔，接触孔深入场氧化层中，其中靠近源区的接触孔深入场氧化层中的深度大于靠近漏区的接触孔深入场氧化层中的深度。通过形成深入场氧化层的接触孔，并控制靠近源区的接触孔深入场氧化层中的深度大于靠近漏区的接触孔深入场氧化层中的深度，既增强了漂移区耗尽，又最大限度地优化了器件的击穿电压和导通电阻。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件。

背景技术

随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(Lateral Double Diffused MOSFET，LDMOS)器件具有良好的短沟道特性。LDMOS器件在漏极有一个轻掺杂注入区，被称为漂移区。漂移区掺杂浓度越低则耗尽越多，击穿电压(BV)越高，导通电阻(Rdson)越大，器件耐压能力虽然提高了，但导通电阻变大会降低器件的驱动能力；漂移区掺杂浓度越高则耗尽越少，击穿电压越低，导通电阻越小，导通电阻变小虽然提高了器件的驱动能力，但器件的耐压能力却降低了。

针对LDMOS器件中的击穿电压与导通电阻的设计矛盾，现有技术中主要通过增加漂移区的耗尽，在导通电阻基本不变的基础上提高耐压。图1示出了一种传统的LDMOS器件的剖面示意图，其包括：P型衬底101，以及位于P型衬底101中的P型体区102以及N型漂移区103；P型体区102内形成有体引出区106和源区104，N型漂移区103内形成有漏区105；漂移区103上形成有场氧化层107以及跨设在场氧化层107和半导体衬底101上的场板结构108。在该LDMOS器件中，通过形成场板结构来实现增加漏极漂移区的耗尽。场氧化层或者浅沟槽隔离(STI)的厚度决定了耗尽的快慢。场氧化层的厚度越小，场板结构会增强漂移区的耗尽，在导通电阻基本不变的基础上，可以提高击穿电压。但场氧化层的厚度不可能无限减小，漂移区的耗尽也就不可能无限增强，击穿电压的提高存在限制。此外，漏极与栅极之间的电场强度也会限制击穿电压的提升，导致漏极和栅极之间的场氧化层变薄后容易发生击穿。

因此，有必要提出一种新的LDMOS器件，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件，包括：

半导体衬底，所述半导体衬底中形成有体区和漂移区，所述体区内形成有源区，所述漂移区内形成有漏区；

场氧化层，所述场氧化层位于所述漂移区上且所述漂移区包围至少部分所述场氧化层；

场板结构，所述场板结构跨设在所述半导体衬底和所述场氧化层上，并延伸到所述体区上；

多个接触孔，所述接触孔深入所述场氧化层中，其中靠近所述源区的接触孔深入所述场氧化层中的深度大于靠近所述漏区的接触孔深入所述场氧化层中的深度。

进一步，靠近所述源区的接触孔的开孔尺寸大于靠近所述漏区的接触孔的开孔尺寸。

进一步，至少所述多个接触孔中的一部分贯穿所述场板结构。

进一步，所述多个接触孔中的部分接触孔先贯穿所述场板结构后再深入所述场氧化层中。

进一步，所述多个接触孔分为若干分组，同一个分组中的接触孔的开孔尺寸相同且深入所述场氧化层中的深度也相同。

进一步，所述半导体器件还包括体引出区，所述体引出区形成于所述体区内，并与所述源区相邻接。