[发明专利]存储器系统

说明书

一种存储器系统，包括：存储器单元。所述存储器单元包括多晶硅熔丝电阻器；以及具有集电极‑发射极沟道和基极端的双极结晶体管。所述双极结晶体管的所述集电极‑发射极沟道与所述多晶硅熔丝电阻器串联连接在电源电压端与接地端之间。所述双极结晶体管的所述基极端被配置成接收晶体管控制信号以选择性地控制通过所述多晶硅熔丝电阻器的电流流动。

技术领域

本公开涉及存储器系统，且具体地说尽管不是排他地，一次可编程(OTP)的非易失性存储器系统。

背景技术

在电子电路中，在IC实施方案中需要进行数据存储。此类机构的使用例子例如但不限于是打算将电路调节到最佳性能的装置ID的存储、制造数据如批号或装置特有的测试结果的存储。所述例子还可使得能够在生产之后通过在产品测试期间修改某些控制特性来改变产品特性。

数据可被确定和存储一次且之后可被多次使用。即使在已经持续较长时间段没有对电子电路进行有效供电之后，数据仍将可用。这种数据存储功能性被称为非易失性存储器(NVM)。NVM通常使用基于MOS的平台来制造。

发明内容

根据本公开的第一方面，提供一种存储器系统，包括：

存储器单元，其包括：

多晶硅熔丝电阻器；以及

双极结晶体管，其具有集电极-发射极沟道和基极端；

其中所述双极结晶体管的所述集电极-发射极沟道与所述多晶硅熔丝电阻器串联连接在电源电压端与接地端之间；且

所述双极结晶体管的所述基极端被配置成接收晶体管控制信号以选择性地控制通过所述多晶硅熔丝电阻器的电流流动。

在一个或多个实施例中，双极结晶体管被配置成选择性地控制通过多晶硅熔丝电阻器的写入电流。写入电流可足够大以使多晶硅熔丝电阻器的状态从初始电阻状态改变为变更电阻状态。

在一个或多个实施例中，多晶硅熔丝电阻器和双极结晶体管可设置为相同集成电路的一部分。多晶硅熔丝电阻器和双极结晶体管可设置在相同衬底上。

在一个或多个实施例中，存储器系统进一步包括感测电路，所述感测电路包括电压比较器，所述电压比较器具有比较器输入端、比较器参考端和读出端。比较器输入端可耦合到存储器单元的单元节点，使得所述单元节点处的电压指示在多晶硅熔丝电阻器两端下降的电压。比较器参考端可能够连接到参考电压。读出端可被配置成响应于比较器输入端处的电压与比较器参考端处的电压之间的差而提供读出信号，使得所述读出信号表示多晶硅熔丝电阻器的电阻状态。

在一个或多个实施例中，电压比较器包括双极晶体管差分对。

在一个或多个实施例中，电压比较器、多晶硅熔丝电阻器和双极结晶体管设置在相同衬底上。

在一个或多个实施例中，存储器系统进一步包括共用参考单元，所述共用参考单元包括：参考电源端，其连接到存储器单元的电源电压端；参考单元接地端，其连接到存储器单元的接地端；多个参考多晶硅熔丝电阻器，其在参考电源端与参考单元接地端之间彼此串联连接；以及参考电压端，其连接到电压比较器的比较器参考端且被配置成提供一电压，所述电压表示在多个参考多晶硅熔丝电阻器两端下降的电压。

在一个或多个实施例中，存储器系统进一步包括用于提供晶体管控制信号的逻辑门。逻辑门可以是“或非”门。

在一个或多个实施例中，逻辑门包括：晶体管，其具有导电沟道和控制端；输入端，其连接到晶体管的控制端；限流电阻器；以及输出端，其用于提供晶体管控制信号。晶体管的导电沟道与限流电阻器可串联连接在逻辑门电源端与输出端之间。