[发明专利]一种高精度数字阵列多通道延时补偿方法

权利要求书

1.一种高精度数字阵列多通道延时补偿方法，其特征在于，包括以下步骤：

步骤1、射频源产生校准信号，所述校准信号是一个带宽为B、信号时宽为T的线性调频信号，所述校准信号经过延时，到达混频器入口的信号表达式为：

S_d(t)＝Acos[ω₀(t-t_d)+0.5k(t-t_d)²] (1)

式中，t_d-通道延时，A-信号幅度，ω₀-载频频率，T-信号时宽，k-调频斜率，信号带宽为B时，k＝2πB/T；

其中，-0.5T+t_d≤t≤0.5T+t_d；

步骤2、所述校准信号通过空间辐射到达数字阵列每个通道的射频接收端，数字阵列每个通道接收校准信号，通过低噪声放大、滤波后与本振信号进行混频滤波得到模拟中频信号；

所述本振信号的表达式为：

S(t)＝Acos(ω₀t+0.5kt²) (2)

式中，|t|≤0.5T；

所述模拟中频信号的表达式为：

混频后信号有两个分量，+号前A²cos(2ω₀t+0.5kt²+0.5k(t-t_d)²-ω₀t_d)为载频为2ω₀的高频分量，+号后A²cos(kt_dt-0.5kt_d²+ω₀t_d)为一个点频信号ω_d，通过滤波滤除高频分量后的信号表达式为：

S_f(t)＝A²cos(kt_dt-0.5kt_d²+ω₀t_d) (4)

S_f(t)为一点频信号，其中频率ω_d的表达式为：

ω_d＝kt_d＝2πf_d＝2πBt_d/T (5)

其中，-0.5T+t_d≤t≤0.5T，f_d表示具有t_d延时的线性调频信号的等效频率偏移；

步骤3、所述模拟中频信号经过AD采样转化为数字信号，送入FPGA频率测量装置进行处理；

步骤4、在FPGA频率测量装置内对所述数字信号频率进行测量得到频率估计值，通过所述频率值计算得到每个通道延时值；

步骤5、以所述延时值为基准，改变频率测量装置内通道数字下变频的NCO频率值，通过对每个通道进行频率补偿等效实现延时补偿。

2.根据权利要求1所述的高精度数字阵列多通道延时补偿方法，其特征在于，所述FPGA频率测量装置包括RAM、迭代CZT模块和parameter计算模块；

所述RAM，用于保存数字阵列接收校准信号后生成的基带数据；

所述迭代CZT模块，用于完成基带数据的频谱估计，通过迭代运算得到频率估计值F_ESTn；其中，n表示迭代次数；

所述parameter计算模块，用于完成每次迭代后，根据所述迭代CZT模块输出的频率估计值，完成送入所述迭代CZT模块的参数更新运算。