[发明专利]乱序处理器Cache缺失服务时间的评估方法在审
| 申请号： | 201810283271.0 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN108345763A | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | 凌明;申山;季柯丞;王芹;时龙兴 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 苏州创元专利商标事务所有限公司 32103 | 代理人： | 范晴;丁浩秋 |
| 地址： | 214135 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 乱序处理器 评估 服务 微架构 构建 目标地址 请求合并 缺失状态 时间模型 输入指令 数学模型 有效服务 寄存器 指令流 量化 | ||
1.一种乱序处理器Cache缺失服务时间的评估方法，其特征在于，包括以下步骤：
S01：通过输入指令流和微架构参数，量化缺失状态处理寄存器(MSHR)对于相同目标地址的访存请求合并所造成的有效服务时间的影响，构建乱序处理器Cache缺失服务时间的模型；
S02：通过构建的乱序处理器Cache缺失服务时间模型计算乱序处理器Cache缺失服务时间。
2.根据权利要求1所述的乱序处理器Cache缺失服务时间的评估方法，其特征在于，所述步骤S01构建乱序处理器Cache缺失服务时间的模型的方法，包括：
S11：计算得到每个MSHR项中的平均访存请求数n，假定在一个MSHR项中，每次DDR访问间隔内，两次缺失事件发生的时间间隔是均匀分布的，建立一阶模型表示Cache缺失的平均服务时间；
S12：针对每条访存指令的所有源寄存器都建立依赖链路，计算平均每条访存指令所拥有的依赖链路数量，将链路数量乘以依赖链路长度得到关键路径的放大系数；
S13：将依赖链路最大长度使用放大系数进行修正并代入步骤S11建立的一阶模型中，得到乱序处理器Cache缺失服务时间模型。
3.根据权利要求2所述的乱序处理器Cache缺失服务时间的评估方法，其特征在于，所述乱序处理器Cache缺失服务时间模型为：
LDDR是单次DDR访问延迟，Ncl表示当前指令窗口中不同地址的Cacheline数量，MLP表示当前指令窗口中平均重叠的Cache缺失请求数。
4.根据权利要求2所述的乱序处理器Cache缺失服务时间的评估方法，其特征在于，所述关键路径通过动态指令窗口移动收集软件信息得到。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810283271.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种大模数齿轮齿条疲劳寿命预测方法
- 下一篇：弯桥桥墩设计系统及方法
