[发明专利]双大马士革工艺方法

说明书

本发明公开了一种双大马士革工艺方法，包括步骤：步骤一、提供一形成有底层金属层的半导体衬底；步骤二、形成NDC层，将NDC层的厚度设置大于后续二次刻蚀的消耗量；步骤三、依次形成第一层间膜、沟槽刻蚀停止层和第二层间膜；步骤四、形成第一光刻胶图形定义出通孔的形成区域并进行第一次刻蚀形成通孔；步骤五、形成第二光刻胶图形定义出顶层金属层沟槽的形成区域并进行第二次刻蚀得到顶层金属层沟槽，第二次刻蚀完成后通孔的底部依然保留有NDC层；步骤六、去除通孔底部保留的NDC层形成由通孔和顶层金属层沟槽叠加而成的双大马士革结构。本发明能简化工艺流程，节省工艺成本和工艺时间；能消除光刻胶的光刻和刻蚀所带来的篱笆缺陷。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种双大马士革(DualDamsecene,DD)工艺方法。

背景技术

如图1A至图1F所示，是现有方法各步骤中的器件结构图，现有双大马士革工艺方法包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底，在所述半导体衬底上形成有底层金属层101，所述底层金属层101之间隔离有底层介质膜102。

所述半导体衬底为硅衬底。

所述底层金属层101的材料为铜。所述底层介质膜102的材料能根据需要选择氧化层或氮化层或其它低介电常数介质。

步骤二、如图1A所示，形成氮掺杂碳化硅(N Doped SiC，NDC)层103，所述NDC层103作为所述底层金属层101向上扩散的阻挡层，通常厚度设置为

步骤三、如图1A所示，在所述NDC层103的表面依次形成第一层间膜104、沟槽刻蚀停止层105、第二层间膜106和DARC层107。

通常，所述第一层间膜104的材料为氧化膜。所述第一层间膜104采用PECVD工艺形成。所述第二层间膜106的材料为氧化膜。所述第二层间膜106采用PECVD工艺形成。所述沟槽刻蚀停止层105的材料为氮化硅。所述沟槽刻蚀停止层105的厚度为所述第一层间膜104的厚度为所述第二层间膜106的厚度为所述第一厚度为所述第二厚度为

所述DARC层107的材料为SiON，厚度为

步骤四、如图1A所示，进行第一次光刻工艺形成第一光刻胶图形108，所述第一光刻胶图形108定义出通孔109的形成区域。

如图1B所示，以所述第一光刻胶图形108为掩膜依次对所述第二层间膜106、所述沟槽刻蚀停止层105和所述第一层间膜104进行第一次刻蚀形成所述通孔109，所述通孔109的底部位于对应的所述底部金属层上。所述第一次刻蚀中所述NDC层103会被消耗部分厚度。

步骤五、如图1B所示，去除所述第一光刻胶图形108和所述DARC层107。

之后进行刻蚀阻挡层的形成，形成步骤包括：

步骤51、如图1C所示，涂布光刻胶110。

步骤52、如图1D所示，对光刻胶110进行回刻，回刻后光刻胶110仅填充在通孔109的底部。

步骤六、如图1E所示，进行第二次光刻工艺形成第二光刻胶图形111，所述第二光刻胶图形111定义出所述顶层金属层沟槽112的形成区域。

如图1F所示，以所述第一光刻胶图形108为掩膜以及以所述沟槽刻蚀停止层105为停止层对所述第二层间膜106进行第二次刻蚀得到所述顶层金属层沟槽112。

步骤七、第二次刻蚀完成之后需要去除光刻胶110，之后在去除所述通孔109底部残留的所述NDC层103。最后形成由所述通孔109和所述顶层金属层沟槽112叠加而成的双大马士革结构。