[发明专利]一种功率元件的保护器件及其制作方法有效
申请号: | 201810257531.7 | 申请日: | 2018-03-27 |
公开(公告)号: | CN108417534B | 公开(公告)日: | 2020-09-04 |
发明(设计)人: | 于洋 | 申请(专利权)人: | 南京恒众信息科技有限公司 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L27/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 211200 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 功率 元件 保护 器件 及其 制作方法 | ||
1.一种功率元件的保护器件的制作方法,其特征在于,包括以下步骤:
步骤一:提供N型衬底,在所述N型衬底上通过干法刻蚀形成沟槽,在所述沟槽的侧壁形成第一氧化硅层;
步骤二:刻蚀去除所述第一氧化硅层的底部;
步骤三:在所述沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层;
步骤四:由N型衬底的背面进行氧注入,在所述第一P型外延层的下表面形成氧化硅底层;
步骤五:在所述第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽,所述凹槽的底部延伸至所述第一P型外延层内,在所述凹槽的侧壁形成第二氧化硅层;
步骤六:在所述N型衬底和所述第二P型外延层的上方形成第三氧化硅层;
步骤七:在所述第三氧化硅层上形成通孔,在所述通孔中形成金属层,在所述第二氧化硅层上形成贯穿的接触孔,在所述接触孔和凹槽中沉积形成第一电极,在所述N型衬底的底部形成第二电极;
步骤八:在所述第三氧化硅层和第一电极的上表面形成氧化硅钝化层。
2.根据权利要求1所述的制作方法,其特征在于,所述步骤三还包括:对所述N型衬底的表面进行机械研磨,去除所述N型衬底表面的外延层,保留所述沟槽内的外延层。
3.根据权利要求1所述的制作方法,其特征在于,所述第一P型外延层、N型外延层和第二P型外延层为横向间隔层状排列,且所述第一P型外延层和第二P型外延层的层厚度大于所述N型外延层的层厚度。
4.根据权利要求1所述的制作方法,其特征在于,所述第三氧化硅层的厚度大于所述第一氧化硅层或第二氧化硅层的厚度,且小于所述氧化硅钝化层的厚度。
5.一种功率元件的保护器件,其特征在于,所述功率元件的保护器件根据权利要求1-4任一项所述的功率元件的保护器件的制作方法所制备,包括:N型衬底、第一氧化硅层、氧化硅底层、第二氧化硅层、第三氧化硅层、第一P型外延层、第二P型外延层、N型外延层、金属层、第一电极、第二电极和氧化硅钝化层;所述第一氧化硅层和氧化硅底层设置于所述N型衬底的沟槽内,与所述第一氧化硅层相接触的沟槽中由下到上依次设置有所述第一P型外延层、第二P型外延层和N型外延层,且所述N型外延层与所述氧化硅底层连接,所述第一P型外延层、N型外延层和第二P型外延层内部凹槽的侧壁设置有所述第二氧化硅层,所述N型衬底和所述第二P型外延层的上方设置有所述第三氧化硅层,所述金属层设置在所述第三氧化硅层内,与所述第二氧化硅层相接触的凹槽中设置有第一电极,所述第二电极位于所述N型衬底的底部,所述氧化硅钝化层位于第三氧化硅层和第一电极的上表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京恒众信息科技有限公司,未经南京恒众信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810257531.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:接触孔的制造方法
- 下一篇:一种可调节电路集成板的生产工艺
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造