[发明专利]半导体电路

说明书

本发明涉及半导体电路。半导体电路是将所施加的输入电压变换为期望的输出电压并从电压输出端子输出的电路，并且，在电压输出端子与接地端子之间串联连接第一电阻、第二电阻和第三电阻，在开关为断开状态的情况下，输出利用第二电阻和第三电阻的合成电阻以及第一电阻分压后的电压的输出电压，在开关为闭合状态的情况下，输出利用第二电阻和第一电阻分压后的电压的输出电压。具有根据来自外部的控制信号来控制分压电阻的电阻值的结构。

技术领域

本发明涉及半导体电路。

背景技术

作为半导体电路的筛选，存在向该半导体电路所具备的MOS晶体管施加高电压的情况。通常，MOS晶体管的栅极端子以被施加规定的电压的方式被控制电路控制。因此，为了向MOS晶体管施加高电压，存在除了用于半导体电路的通常工作的电路之外还使用追加的电路或追加的端子的情况。

以往，已知有在连接于MOS晶体管的栅极端子并且对被施加固定的电压以上的高电压进行保护的保护电路与该栅极端子之间插入追加电路而利用该追加电路禁止保护电路的工作来施加固定的电压以上的检查电压的方法（例如，专利文献1）。

此外，已知有在MOS晶体管的栅极端子与控制电路之间连接有仅在筛选等检查时使用的端子即不经由控制电路的追加栅极端子并且向追加栅极端子施加固定的电压以上的检查电压的方法（例如，专利文献2）。

现有技术文献

专利文献

专利文献1：日本特开平2-288366号；

专利文献2：日本特开平7-283370号。

发明要解决的课题

可是，在现有的技术中，在作为输出驱动器的MOS晶体管的栅极端子设置追加电路或追加端子，因此，存在对MOS晶体管的本来的工作造成影响的情况。

发明内容

本发明是鉴于上述问题而完成的，提供一种为根据来自外部的控制信号来控制分压电阻的电阻值的结构并且能够在不对MOS晶体管的本来的工作造成影响的情况下利用简便的结构进行半导体电路的检查的半导体电路。

用于解决课题的方案

本发明的一个方式是，一种半导体电路，具备MOS晶体管、运算放大器、第一电阻、第二电阻、第三电阻、外部端子、以及开关，将所施加的输入电压变换为期望的输出电压，并从电压输出端子输出，其中，

在所述电压输出端子与接地端子之间按照所述第一电阻、所述第二电阻和所述第三电阻的顺序串联连接所述第一电阻、所述第二电阻和所述第三电阻，

所述MOS晶体管具有：连接于被施加所述输入电压的输入电压端子的源极端子、以及连接于所述电压输出端子的漏极端子，

所述运算放大器具有：被施加基准电压的非反相输入端子、被施加所述第一电阻与所述第二电阻的连接点的电压的反相输入端子、以及连接有所述MOS晶体管的栅极端子的输出端子，

所述开关与所述第三电阻并联连接，具备连接于所述外部端子的控制端子，

当所述开关根据向所述外部端子输入的信号而为断开状态时，基于利用所述第二电阻和所述第三电阻的合成电阻以及所述第一电阻分压后的电压，从所述电压输出端子输出所述输出电压，

当所述开关根据向所述外部端子输入的信号而为闭合状态时，基于利用所述第二电阻和所述第一电阻分压后的电压，从所述电压输出端子输出所述输出电压。

发明效果

根据本发明，能够提供一种为根据来自外部的控制信号来控制分压电阻的电阻值的结构并且能够在不对MOS晶体管的本来的工作造成影响的情况下利用简便的结构进行半导体电路的检查的半导体电路。