[发明专利]半导体装置以及其制作方法在审

申请号：	201810235339.8	申请日：	2018-03-21
公开（公告）号：	CN110299320A	公开（公告）日：	2019-10-01
发明（设计）人：	许智凯;傅思逸;邱淳雅;陈金宏;吴骐廷;林毓翔	申请（专利权）人：	联华电子股份有限公司
主分类号：	H01L21/768	分类号：	H01L21/768;H01L21/336;H01L29/78
代理公司：	北京市柳沈律师事务所 11105	代理人：	陈小雯
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	源极/漏极接触结构连接结构栅极结构源极/漏极区半导体基底半导体装置间隙壁介电层开孔制作贯穿
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种半导体装置以及其制作方法，该半导体装置包括半导体基底、栅极结构、源极/漏极区、源极/漏极接触结构、第一介电层、第一间隙壁以及第一连接结构。栅极结构设置于半导体基底上。源极/漏极区设置于半导体基底中且位于栅极结构的一侧。源极/漏极接触结构设置于源极/漏极区上。第一介电层设置于源极/漏极接触结构以及栅极结构上。第一间隙壁设置于贯穿位于源极/漏极接触结构上的第一介电层的第一接触开孔中。第一连接结构设置于第一接触开孔中。第一连接结构被第一接触开孔中的第一间隙壁围绕，且第一连接结构与源极/漏极接触结构连接。

技术领域

本发明涉及一种半导体装置以及其制作方法，尤其是涉及一种具有间隙壁围绕连接结构的半导体装置以及其制作方法。

背景技术

半导体集成电路的技术随着时间不断地进步成长，每个新世代制作工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各芯片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提升，当然也就使得各元件几何尺寸需越来越小。举例来说，在场效晶体管(field effect transistor，FET)中，栅极线之间的间距需变得越来越小以提升集成电路的集成度。在栅极线的尺寸以及间距持续缩小的状况下，在栅极线之间或/及栅极线上形成导电插塞的制作工艺容许范围(process window)会非常小，使得形成导电插塞的制作工艺发生对位偏移时容易产生缺陷而导致生产良率下降。

发明内容

本发明提供了一种半导体装置以及其制作方法，利用于形成连接结构之前先于接触开孔中形成间隙壁，由此避免接触开孔对位偏移时导致连接结构的导电材料延伸至接触开孔下方而产生缺陷，进而达到提升生产良率的效果。

本发明的一实施例提供一种半导体装置，包括一半导体基底、一栅极结构、一源极/漏极区、一源极/漏极接触结构、一第一介电层、一第一间隙壁以及一第一连接结构。栅极结构设置于半导体基底上。源极/漏极区设置于半导体基底中且位于栅极结构的一侧。源极/漏极接触结构设置于源极/漏极区上。第一介电层设置于源极/漏极接触结构以及栅极结构上。第一间隙壁设置于贯穿位于源极/漏极接触结构上的第一介电层的一第一接触开孔中。第一连接结构设置于第一接触开孔中。第一连接结构被第一接触开孔中的第一间隙壁围绕，且第一连接结构与源极/漏极接触结构连接。

本发明的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体基底。在半导体基底上形成一栅极结构。在半导体基底中以及栅极结构的一侧形成一源极/漏极区。在源极/漏极区上形成一源极/漏极接触结构。在源极/漏极接触结构以及栅极结构上形成一第一介电层。形成一第一接触开孔贯穿位于源极/漏极接触结构上的第一介电层。在第一接触开孔中形成一第一间隙壁。在第一接触开孔中形成一第一连接结构。第一连接结构被第一接触开孔中的第一间隙壁围绕，且第一连接结构与源极/漏极接触结构连接。

附图说明

图1为本发明第一实施例的半导体装置的示意图；

图2至图8为本发明第一实施例的半导体装置的制作方法示意图，其中

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7为图6之后的状况示意图；

图8为图7之后的状况示意图；

图9为本发明第二实施例的半导体装置的示意图；

图10为本发明第三实施例的半导体装置的示意图；

图11为本发明第四实施例的半导体装置的示意图。