[发明专利]电子组件及其制造方法有效
申请号: | 201810233216.0 | 申请日: | 2018-03-21 |
公开(公告)号: | CN109427718B | 公开(公告)日: | 2023-02-28 |
发明(设计)人: | 刘玮玮;翁煇翔 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L21/60 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 组件 及其 制造 方法 | ||
1.一种电子组件,其包括:
芯片,其包含导电衬垫;
安置于所述芯片上的第一保护层,所述第一保护层限定第一开口以暴露所述芯片的所述导电衬垫;
安置于所述第一保护层上的第二保护层,所述第二保护层限定第二开口及第一凹槽,所述第二开口暴露所述芯片的所述导电衬垫;
第一导电柱,其安置于所述第二开口内且电连接至所述导电衬垫;及
第二导电柱,其安置于所述第一凹槽内;
其中所述第一导电柱的高度大体上等于所述第二导电柱的高度;且
其中所述第一凹槽的底部表面安置于所述第一保护层的顶部表面与所述第二保护层的顶部表面之间;
其中所述第一开口的宽度小于所述第二开口的宽度;
其中所述第一凹槽的深度小于所述第二保护层的厚度;
其中所述第二保护层为单层;且
其中所述第二导电柱通过第一晶种层直接接触所述第二保护层,所述第一晶种层安置于所述第一凹槽的所述底部表面、所述第一凹槽的侧壁及所述第二保护层的所述顶部表面上。
2.根据权利要求1所述的电子组件,其中所述第一保护层与所述第一导电柱之间存在一空间未被所述第二保护层覆盖。
3.根据权利要求1所述的电子组件,其中所述第一凹槽的宽度小于所述第二导电柱的宽度。
4.根据权利要求1所述的电子组件,其中
所述第二保护层具有背离所述第一保护层的所述顶部表面及与所述第二保护层的所述顶部表面相对的底部表面;且
所述第一凹槽具有所述底部表面及在所述第一凹槽的所述底部表面与所述第二保护层的所述顶部表面之间延伸的所述侧壁。
5.根据权利要求4所述的电子组件,其中所述第二导电柱安置于所述第二保护层的所述顶部表面、所述第一凹槽的所述底部表面及所述第一凹槽的所述侧壁上。
6.根据权利要求5所述的电子组件,其进一步包括在所述第二导电柱与所述第二保护层的所述顶部表面、所述第一凹槽的所述底部表面及所述第一凹槽的所述侧壁之间的所述第一晶种层。
7.根据权利要求1所述的电子组件,其中
所述第二保护层进一步限定第二凹槽;且
所述第二导电柱安置于所述第一凹槽及所述第二凹槽内。
8.根据权利要求1所述的电子组件,其中所述第一导电柱的总高度大体上等于所述第二导电柱的总高度。
9.根据权利要求1所述的电子组件,其中所述第二导电柱安置于所述第二保护层的所述顶部表面上。
10.根据权利要求1所述的电子组件,其中
所述第二保护层具有背离所述第一保护层的所述顶部表面及与所述第二保护层的所述顶部表面相对的底部表面;且
所述第一保护层具有突出部高于所述第二保护层的所述底部表面;且
所述第二开口曝露所述突出部。
11.根据权利要求10所述的电子组件,其进一步包括在所述导电衬垫与所述第一导电柱之间的第二晶种层,且所述突出部高于所述第二晶种层的顶部表面。
12.根据权利要求1所述的电子组件,其中所述第二保护层的所述顶部表面与所述第一凹槽的所述侧壁界定拐角,且所述拐角被所述第二导电柱覆盖。
13.根据权利要求12所述的电子组件,其中所述拐角大于90度。
14.根据权利要求12所述的电子组件,其中所述拐角位于所述第一保护层的所述顶部表面与所述第二导电柱之间。
15.根据权利要求1所述的电子组件,其中所述第二导电柱具有底部表面面对所述第二保护层的所述顶部表面且与所述第二保护层的所述顶部表面平行。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810233216.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其制作方法
- 下一篇:扇出型半导体封装件