[发明专利]半导体集成电路以及形成电源轨的方法

权利要求书

1.一种半导体集成电路，包括：

衬底；

多个金属层；

多个绝缘层，其中所述多个金属层和所述多个绝缘层在所述衬底上交替地布置成堆叠；

在所述衬底中的至少两个基于标准单元的逻辑块；以及

跨过所述至少两个基于标准单元的逻辑块的边界的至少一个电源轨，所述至少一个电源轨包括连续地延伸穿过所述堆叠的至少两个竖直层级的导电材料的竖直部分，所述至少两个竖直层级包括所述多个金属层中的一个金属层和所述多个绝缘层中的一个绝缘层，其中所述一个绝缘层在所述一个金属层之下，

其中所述至少一个电源轨的所述导电材料的所述竖直部分不包括通路。

2.根据权利要求1所述的半导体集成电路，其中所述至少两个竖直层级包括所述堆叠中的至少三个竖直层级，所述至少三个竖直层级包括所述多个金属层中的两个金属层和所述多个绝缘层中的在所述两个金属层之间的一个绝缘层。

3.根据权利要求1所述的半导体集成电路，还包括在所述导电材料的所述竖直部分周围延伸的衬层，其中所述衬层不延伸穿过所述导电材料的所述竖直部分。

4.根据权利要求1所述的半导体集成电路，其中所述电源轨的所述竖直部分表现出实质上等于所述导电材料的体电阻的电阻。

5.根据权利要求1所述的半导体集成电路，其中所述至少一个电源轨的所述导电材料包括金属。

6.根据权利要求1所述的半导体集成电路，其中所述至少一个电源轨的填充导体是包括Cu、Co、Ru或其组合的金属。

7.根据权利要求2所述的半导体集成电路，其中所述两个金属层包括下金属层和中间金属层。

8.根据权利要求7所述的半导体集成电路，还包括在所述多个金属层中的上金属层中的上电力供应迹线以及在所述上电力供应迹线与所述电源轨的所述竖直部分之间延伸的通路。

9.根据权利要求2所述的半导体集成电路，其中所述两个金属层包括中间金属层和上金属层。

10.根据权利要求9所述的半导体集成电路，还包括在所述多个金属层中的下金属层中的下电力供应迹线以及在所述电源轨的所述竖直部分与所述下电力供应迹线之间延伸的通路。

11.根据权利要求2所述的半导体集成电路，其中所述堆叠的所述至少三个竖直层级包括三个金属层和两个绝缘层，所述三个金属层包括下金属层、中间金属层和上金属层。

12.一种形成用于半导体集成电路的至少一个电源轨的方法，所述方法包括：

蚀刻在衬底上的具有交替的金属层和绝缘层的堆叠以在所述堆叠中形成空腔；以及

形成所述至少一个电源轨，形成所述至少一个电源轨包括在所述空腔中沉积导电材料，所述至少一个电源轨包括连续地延伸穿过所述堆叠的至少三个竖直层级的所述导电材料的竖直部分，所述至少三个竖直层级包括两个金属层和在所述两个金属层之间的一个绝缘层，

其中至少两个基于标准单元的逻辑块在所述衬底中，

其中所述至少一个电源轨跨过所述至少两个基于标准单元的逻辑块的边界，以及

其中所述至少一个电源轨的所述导电材料的所述竖直部分不包括通路。

13.根据权利要求12所述的方法，其中蚀刻所述堆叠包括单个蚀刻任务。

14.根据权利要求12所述的方法，还包括在沉积所述导电材料之前形成衬层。

15.根据权利要求12所述的方法，其中形成所述电源轨还包括在沉积所述导电材料之后的化学机械平坦化。

16.根据权利要求12所述的方法，其中形成所述电源轨还包括掩模任务。