[发明专利]一种面向SoC软件研发的全系统模拟平台

权利要求书

1.一种面向SoC软件研发的全系统模拟平台，其特征在于，包括：模拟程序功能执行的功能模拟模块和模拟详细时序信息的时序模拟模块；使用松耦合的组织结构形式，将功能模拟模块和时序模拟模块分离开；使用功能驱动的模拟方式，即功能模拟模块先执行，并且为时序模拟模块提供指令流、数据访问等必需信息，而时序模拟模块根据功能模拟模块所提供的信息进行详细的时序模拟，并且检查功能模拟模块可能出现的执行流偏差或错误，同时对其进行修正，以保证模拟的准确性；

此外，还包括额外扩展的两个组件；第一个组件是软硬件协同工作模块，该组件集成了FPGA以实现IP核的功能，并且提供详细的时序信息；该组件还包括一个通用的信息传输接口，用以实现IP核和模拟平台之间的信息传输，同时消除不同IP核之间的差异性；第二个组件是支持自定制新指令的可配置动态链接库，应用程序在源代码中调用这些动态链接库中的函数，以实现自定制新指令的功能；该组件还包括确认自定制指令和其上下文指令寄存器依赖关系的相关机制；

IP核的基本工作流程如下：首先，应用程序通过特定的接口调用IP核来执行某些特殊操作；而后模拟平台的功能模拟模块识别出这些调用请求并且把相关控制信息和输入传递至IP核；然后IP核根据控制信号和输入进行相关运算并得出结果，再把执行输出和相关时序信息输出出来；最后，时序模拟模块根据这些信息模拟IP核的时序行为。

2.根据权利要求1所述的面向SoC软件研发的全系统模拟平台，其特征在于，支持多个IP核的同时模拟，多个IP核的模拟采用串行方式实现；即在FPGA上采用一个选择器来实现对多个IP核调用的选择控制：选择器通过读取输入信息中的操作码来判断调用哪个IP核，而后FPGA启动相应IP核实现模块的时钟，并且传入相关控制信号以启动相应的IP核；当运算结束之后，相应的输出结果和时钟周期信息通过信息传输接口传给功能模拟模块，并且指定输出信息中的操作码以表明当前输出来源于哪一个IP核。

3.根据权利要求2所述的面向SoC软件研发的全系统模拟平台，其特征在于，设计有一个面向不同IP核的通用信息传输接口，以消除不同IP核之间的差异性；在应用程序执行的过程中，FPGA处于忙等状态并且等待功能模拟模块的控制信号，当功能模拟模块发现应用程序调用了IP核执行接口时，向FPGA发送信息以通知FPGA进行运算，并且等待其输出和返回结果；FPGA在接收到执行请求之后，结束其当前的忙等状态，然后对执行请求进行解析，提取相关的控制命令；然后FPGA根据输入和其IP核本身的配置信息进行相关运算，并且把输出和运算过程中的时序信息返回给功能模拟模块；最后，功能模拟模块把接收到的这些信息传递给时序模拟模块进行详细的时序模拟。