[发明专利]具有叠层封装互连的多封装集成电路组件

说明书

本发明公开了具有叠层封装互连的多封装集成电路组件。一种多封装集成电路组件可以包括：第一电子封装，其具有包括第一管芯侧和第一界面侧的第一封装基板。该第一管芯可以被电气耦合至第一管芯侧。第二电子封装可以包括具有第二管芯侧和第二界面侧的第二封装基板。该第二管芯可以被电气耦合至第二管芯侧。可以将导电互连从第一封装基板的界面侧电气耦合至第二封装基板的界面侧。可以将共同基板附接至第一电子封装。例如，该共同基板可以位于第一电子封装的与第一封装基板相对的面上。该共同基板通过第一封装基板电气耦合至第一管芯和第二管芯。

技术领域

本文档总体上但不以限制的方式涉及集成电路组件，诸如包括多个电子封装的集成电路组件。

背景技术

集成电路组件（诸如包括两个或更多电子封装的集成电路组件）可以被用于逻辑处理或存储器存储。电子封装可以包括一个或多个管芯，诸如硅管芯。例如集成电路组件可以被用在个人计算机、服务器、游戏顾问、物联网设备和其他电子设备中。数据中心和服务器市场寻求具有更高性能和紧凑尺寸的集成电路组件。随着计算需求的增加，集成电路组件常常包括多个管芯。例如，集成电路组件可以包括通信耦合在一起的若干电子封装。通常，电子封装可以被堆叠以减少用于将集成电路组件耦合到印刷电路板或电路封装的基板的板空间的量。在另一示例中，多个管芯可以在集成电路组件内一个一个相堆叠以提供更多处理和存储器容量。

堆叠电子封装之间的电气连接常常位于下管芯旁边，例如在下管芯的周界周围。可以为堆叠布置专门配置上电子封装和下电子封装的电气衬垫。例如，上电子封装的接触件可以被布置在对应于上管芯的外部周界周围的位置的区域中。因此，上或下电子封装的基板可以包括足够大以容纳管芯覆盖区和电气连接的尺寸。在某些情况下，制造的电子封装中的缺陷成本会随着管芯或电子封装的数目增加而增加。例如，管芯或电子封装之间的翘曲可能导致难以在各种管芯和电子封装之间形成电气连接。存在对在减少产量损失的同时解决对于具有增加的性能和小的尺寸的集成电路组件的要求的设备、系统和方法的普遍需要。

附图说明

在绘图（其未必是按比例绘制的）中，相似数字可以描述不同视图中的相似部件。具有不同字母后缀的相似数字可以表示相似部件的不同实例。绘图一般以示例的方式而不是以限制的方式来图示本文档中讨论的各种实施例。

图1图示根据一个实施例的多封装集成电路组件的一个示例。

图2描绘根据一个实施例的三维多封装集成电路组件。

图3图示根据一个实施例的多封装集成电路组件的基板的顶视图的一个示例。

图4A-E描绘根据一个实施例的制造集成电路组件的工艺的一个示例。

图5图示根据本发明的一些实施例的系统级示意图。

具体实施方式

本申请涉及用于多封装集成电路组件（诸如包括通过导电互连电气耦合至第二电子封装的第一电子封装的多封装集成电路组件）的设备和技术。该导电互连可以位于第一电子封装的第一基板和第二电子封装的第二基板之间，在这里第一和第二基板位于第一电子封装的第一管芯和第二电子封装的第二管芯之间。下面的详述描述和示例说明本文中公开的主题；然而，所公开的主题不限于提供的下面的描述和示例。一些实施例的部分和特征可以被包括在其他实施例的那些特征中或者替换那些特征。权利要求中阐述的实施例包括那些权利要求的所有可得到的等同物。