[发明专利]一种字线译码电路

说明书

本发明公开一种字线译码电路，包括：块选择电路，用于将块选择信号和块许可信号转化为块选择信号A和互补块选择信号B；第一下拉电路，用于将所述块选择信号A转换为选择线输入SELi；第二下拉电路，用于将所述互补块选择信号B转换为互补选择线输入SELbi；锁存电路，用于将所述选择线输入SELi和互补选择线输入SELbi进行加速翻转和锁存；第一高压转换电路，用于将所述选择线输入SELi转换为互补高压选择线输出SELb；第二高压转换电路，用于将所述互补选择线输入SELbi转换为高压选择线输出SEL；第三下拉电路，用于在所述互补块选择信号B的控制下加快所述互补高压选择线输出SELb的建立。

技术领域

本发明涉及一种译码电路，特别是涉及一种字线译码电路。

背景技术

进行高速IP设计的时候，字线(WL)的上升速度对速度有决定性的影响，为了加快读取速度，一般都会增加字线译码电路的晶体管尺寸，除了晶体管尺寸，地址信号译码的速度也很关键。

图1为现有译码电路的电平转换电路，包括块选择电路10、第一下拉电路20、第二下拉电路30、锁存电路40、第一高压转换电路50、第二高压转换电路60。块选择电路10由4输入与非门I142和2输入与非门I143组成，用于将块选择信号XPA/XPB/XPC和块许可信号XPEN转化为块选择信号A和互补块选择信号B；第一下拉电路20有NMOS管M36和M32组成，用于将块选择信号A转换为选择线输入SELi；第二下拉电路30有NMOS管M38和M31组成，用于将互补块选择信号B转换为互补选择线输入SELbi；锁存电路40由PMOS管M29、NMOS管M33和PMOS管M27以及NMOS管M37组成，用于将选择线输入SELi和互补选择线输入SELbi进行加速翻转和锁存；第一高压转换电路50由PMOS管M26和NMOS管M35组成，用于将选择线输入SELi转换为互补高压选择线输出SELb；第二高压转换电路60由PMOS管M28和NMOS管M34组成，用于将互补选择线输入SELi转换为高压选择线输出SEL。

具体来说，块选择地址信号XPA/XPB/XPC和块许可信号XPEN连接至4输入与非门I142的输入端，4输入与非门I142的输出即为块选择信号A，其连接至第一下拉电路20的NMOS管M32的栅极和2输入与非门I143的一输入端，块许可信号XPEN连接至2输入与非门I143的另一输入端，2输入与非门I143的输出即为互补块选择信号B，其连接至第二下拉电路30的NMOS管M31的栅极；NMOS管M32的漏极连接至NMOS管M36的源极，NMOS管M36的漏极与NMOS管M35的栅极、PMOS管M26的栅极、PMOS管M29的漏极、NMOS管M33的漏极和PMOS管M27的栅极以及NMOS管M37的栅极相连组成选择线输入SELi节点，NMOS管M31的漏极连接至NMOS管M38的源极，NMOS管M38的漏极与NMOS管M34的栅极、PMOS管M28的栅极、PMOS管M27的漏极、NMOS管M37的漏极和PMOS管M29的栅极以及NMOS管M33的栅极相连组成互补选择线输入SELbi节点；PMOS管M26的漏极与NMOS管M35的漏极相连组成互补高压选择线输出SELb节点，PMOS管M28的漏极与NMOS管M34的漏极相连组成高压选择线输出SEL节点；NMOS管M35、M32、M33、M37、M31、M34的源极接块偏置端XDBIAS，NMOS管M35、M32、M33、M37、M31、M34、M36、M38的体端接地，PMOS管M26、M28的源极接第二高压电源ZVDD2，PMOS管M29、M27的源极以及PMOS管M29、M27、M26、M28的体端接高压电源ZVDD，NMOS管M36、M38的栅极接电源电压VD5。

译码电路经过电平转换电路的电平转换，以进行块(block)选择。