[发明专利]一种字线译码电路

权利要求书

1.一种字线译码电路，包括：

块选择电路，用于将块选择信号XPA/XPB/XPC和块许可信号XPEN转化为块选择信号A和互补块选择信号B；

第一下拉电路，用于将所述块选择信号A转换为选择线输入SELi；

第二下拉电路，用于将所述互补块选择信号B转换为互补选择线输入SELbi；

锁存电路，用于将所述选择线输入SELi和互补选择线输入SELbi进行加速翻转和锁存；

第一高压转换电路，用于将所述选择线输入SELi转换为互补高压选择线输出SELb；

第二高压转换电路，用于将所述互补选择线输入SELbi转换为高压选择线输出SEL；

第三下拉电路，用于在所述互补块选择信号B的控制下加快所述互补高压选择线输出SELb的建立；

其中，所述第三下拉电路包括N MOS管M39和NMOS管M30，所述NMOS管M39的漏极连接所述互补高压选择线输出SELb，栅极接电源电压VD5，源极连接所述NMOS管M30的漏极，所述NMOS管M30的栅极接所述互补块选择信号B，源极接块偏置端XDBIAS。

2.如权利要求1所述的一种字线译码电路，其特征在于：所述块选择电路包括一个4输入与非门I142和一个2输入与非门I143，所述块选择信号XPA/XPB/XPC和块许可信号XPEN连接至所述4输入与非门I142的输入端，所述4输入与非门I142的输出即为所述块选择信号A，其连接至第一下拉电路和所述2输入与非门I143的一输入端，所述块许可信号XPEN连接至所述2输入与非门I143的另一输入端，所述2输入与非门I143的输出即为所述互补块选择信号B，其连接至第二下拉电路以及所述NMOS管M30的栅极。

3.如权利要求2所述的一种字线译码电路，其特征在于：所述第一下拉电路包括NMOS管M36和NMOS管M32，所述NMOS管M32的漏极连接至NMOS管M36的源极，所述NMOS管M36的漏极连接至所述选择线输入SELi节点，栅极连接至电源电压VD5，所述NMOS管M32的源极接块偏置端XDBIAS，栅极接所述块选择信号A。

4.如权利要求3所述的一种字线译码电路，其特征在于：所述第二下拉电路包括NMOS管M38和NMOS管M31，所述NMOS管M31的漏极连接至所述NMOS管M38的源极，所述NMOS管M38的漏极连接所述互补选择线输入SELbi节点，栅极连接至电源电压VD5，所述NMOS管M31的源极接块偏置端XDBIAS，栅极接所述互补块选择信号B。

5.如权利要求4所述的一种字线译码电路，其特征在于：所述锁存电路包括PMOS管M29、NMOS管M33和PMOS管M27以及NMOS管M37，所述PMOS管M29的漏极、NMOS管M33的漏极和PMOS管M27的栅极以及NMOS管M37的栅极相连连接至所述选择线输入SELi节点，所述PMOS管M27的漏极、NMOS管M37的漏极和PMOS管M29的栅极以及NMOS管M33的栅极相连连接至所述互补选择线输入SELbi节点，所述PMOS管M29和PMOS管M27的源极连接高压电源ZVDD，所述NMOS管M33和NMOS管M37源极接块偏置端XDBIAS。

6.如权利要求5所述的一种字线译码电路，其特征在于：所述第一高压转换电路包括PMOS管M26和NMOS管M35，所述PMOS管M26的漏极与NMOS管M35的漏极相连连接所述互补高压选择线输出SELb节点，所述PMOS管M26的栅极与NMOS管M35的栅极相连连接至所述选择线输入SELi节点，所述PMOS管M26的源极连接第二高压电源ZVDD2，所述NMOS管M35源极接块偏置端XDBIAS。

7.如权利要求6所述的一种字线译码电路，其特征在于：第二高压转换电路包括PMOS管M28和NMOS管M34，所述PMOS管M28的漏极与NMOS管M34的漏极相连连接所述高压选择线输出SEL节点，所述PMOS管M28的栅极与NMOS管M34的栅极相连连接所述互补选择线输入SELbi节点，所述PMOS管M28的源极连接第二高压电源ZVDD2，所述NMOS管M34源极接块偏置端XDBIAS。

8.如权利要求7所述的一种字线译码电路，其特征在于：所述NMOS管M39、NMOS管M30、NMOS管M35、NMOS管M32、NMOS管M33、NMOS管M37、NMOS管M31、NMOS管M34、NMOS管M36、NMOS管M38的体端接地，所述PMOS管M29、PMOS管M27、PMOS管M26、PMOS管M28的体端接高压电源ZVDD。