[发明专利]集成电路结构及其制造方法

说明书

本发明公开一种集成电路结构及其制造方法，该集成电路结构包括基底、堆叠结构与多个第一接触窗。堆叠结构设置于基底上，且包括交错堆叠设置的多个第一介电层与多个导体层。堆叠结构具有贯穿导体层的多个开口。第一接触窗位于开口中。第一接触窗的底部位于不同高度位置。第一接触窗与导体层以一对一的方式进行电连接。互不电连接的第一接触窗与导体层彼此隔离设置。

技术领域

本发明涉及一种电路结构及其制造方法，且特别是涉及一种集成电路结构及其制造方法。

背景技术

随着半导体元件的集成化，集成电路结构的设计越趋复杂，且需要使用许多光掩模来完成集成电路结构的制作。以非挥发性存储器中的三维与非(反及)型闪存存储器(3D-NAND flash memory)为例，阶梯状的多层接垫结构可使接触窗分别连接到多层元件中的不同膜层，但是阶梯状接垫结构需要使用许多光掩模来进行制作。

然而，由于光掩模的成本昂贵，因此如何降低制作工艺所需的光掩模数量为目前业界持续努力的目标。

发明内容

本发明提供一种集成电路结构，其可有效地降低制作工艺所需的光掩模数量。

本发明提出一种集成电路结构，包括基底、堆叠结构与多个第一接触窗。堆叠结构设置于基底上，且包括交错堆叠设置的多个第一介电层与多个导体层。堆叠结构具有贯穿导体层的多个开口。第一接触窗位于开口中。第一接触窗的底部位于不同高度位置。第一接触窗与导体层以一对一的方式进行电连接。互不电连接的第一接触窗与导体层彼此隔离设置。

依照本发明的一实施例所述，在上述集成电路结构中，导体层的材料例如是掺杂多晶硅或金属。

依照本发明的一实施例所述，在上述集成电路结构中，第一接触窗的排列方式可为二维排列或一维排列。

依照本发明的一实施例所述，在上述集成电路结构中，还可包括多个第二介电层。第二介电层设置于开口中。第一接触窗位于第二介电层上。

依照本发明的一实施例所述，在上述集成电路结构中，还可包括多个第三介电层。第三介电层设置于开口中，且位于导体层与第一接触窗之间。第三介电层的底部位于不同高度位置。

依照本发明的一实施例所述，在上述集成电路结构中，还可包括多个隔离层。每个隔离层设置于相邻两个第一介电层之间。隔离层中的一部分位于导体层与第三介电层之间。

依照本发明的一实施例所述，在上述集成电路结构中，每个第三介电层还可延伸至相邻两层第一介电层之间。

依照本发明的一实施例所述，在上述集成电路结构中，第一接触窗可不电连接至导体层中的最上层。

依照本发明的一实施例所述，在上述集成电路结构中，还可包括多个第二接触窗。第二接触窗分别电连接于导体层中的最上层与第一接触窗。

依照本发明的一实施例所述，在上述集成电路结构中，还包括第四介电层。第四介电层覆盖堆叠结构与第一接触窗。第二接触窗位于第四介电层中。

本发明提出一种集成电路结构的制造方法，包括以下步骤。在基底上形成堆叠结构。堆叠结构包括交错堆叠设置的多个第一介电层与多个导体层。堆叠结构具有贯穿导体层的开口。在开口中形成第一接触窗。第一接触窗的底部位于不同高度位置。第一接触窗与导体层以一对一的方式进行电连接。互不电连接的第一接触窗与导体层彼此隔离设置。

依照本发明的一实施例所述，在上述集成电路结构的制造方法中，堆叠结构的形成方法可包括以下步骤。在基底上交错地形成多个第一介电层与多个牺牲层。在第一介电层与牺牲层中形成多个开口。形成填入多个开口的多个第二介电层。将牺牲层替换成导体层。