[发明专利]芯片测试方法、装置、芯片及设计芯片的方法

说明书

本发明提供了一种芯片测试方法、装置、芯片及设计芯片的方法，涉及芯片测试技术领域，该芯片测试方法，芯片预先设置有测试模式；包括：启动芯片的测试模式；在测试模式下，芯片可输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字IO；根据同步信号采集端口输出的参数数据；扫描数字IO获取状态寄存器的状态数据；分别根据参数数据和状态数据确定芯片是否工作正常。本发明实施例提供的芯片测试方法、装置、芯片及设计芯片的方法，在测试模式测试机台可根据同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字IO引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。

技术领域

本发明涉及芯片测试技术领域，尤其是涉及一种芯片测试方法、装置、芯片及设计芯片的方法。

背景技术

Serdes(SERializer(串行器)/DESerializer(解串器)的简称)芯片的最终测试，目的是筛选出不符合设计需求的次品，保证出厂芯片的质量。上述最终测试主要是通过ATE(Automatic Test Equipment的缩写，集成电路自动测试机)设备完成。Serdes芯片最终测试主要包括高速通信端口参数测试及Loopback功能测试。

利用测试机台ATE进行高速通信端口测试时，需要测试机台的速率满足端口速率要求，并不断扫描其端口，以测试基本电参数。由于测试机台不能准确确定端口发送数据的时刻，导致无法抓到正确的数据，完成高速通信端口参数测试较为困难。对于Loopback测试，测试机台通过读取芯片内部状态寄存器来判断芯片是否工作正常，传统的ATE测试时间较长，而且测试程序开发复杂。

针对Serdes芯片的最终测试中存在的上述问题，目前尚未提出有效的解决方案。

发明内容

有鉴于此，本发明的目的在于提供一种芯片测试方法、装置、芯片及设计芯片的方法，可以准确抓取测试信号，提高了测试速率。

第一方面，本发明实施例提供了一种芯片测试方法，芯片预先设置有测试模式；该方法包括：启动芯片的测试模式；在测试模式下，芯片输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字IO；根据同步信号采集端口输出的参数数据；扫描数字IO获取状态寄存器的状态数据；分别根据参数数据和状态数据确定芯片是否工作正常。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，在启动芯片的测试模式的步骤之后，还包括：启动芯片的Loopback功能。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，根据同步信号采集端口输出的参数数据的步骤，包括：接收同步信号，并根据同步信号确定接收参数数据的起始时间；按照起始时间抓取端口输出的参数数据。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，分别根据参数数据和状态数据确定芯片是否工作正常的步骤，包括：通过比较参数数据与端口参数阈值确定芯片是否工作正常；通过比较状态数据与芯片正常状态确定芯片是否工作正常。

第二方面，本发明实施例还提供一种芯片测试装置，芯片预先设置有测试模式；该装置包括：测试模式启动模块，用于启动芯片的测试模式；在测试模式下，芯片输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字IO；参数数据获取模块，用于根据同步信号采集端口输出的参数数据；状态数据获取模块，用于扫描数字IO获取状态寄存器的状态数据；测试模块，用于分别根据参数数据和状态数据确定芯片是否工作正常。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，还包括：Loopback功能启动模块，用于启动芯片的Loopback功能。

结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，参数数据获取模块还用于：接收同步信号，并根据同步信号确定接收参数数据的起始时间；按照起始时间抓取端口输出的参数数据。